组合逻辑电路课件

1、关于组合逻辑电路课件（第4章-1）第一张，PPT共一百零四页，创作于2022年6月（第4章-2）第四章 组合逻辑电路本章要求：1.熟练掌握组合逻辑电路的分析方法和设计方法；2.掌握标准化的中规模集成器件的逻辑功能、使用方法，能运用这些器件设计出任何其他逻辑功能的组合逻辑电路；3.了解逻辑电路中的竞争-冒险现象。第二张，PPT共一百零四页，创作于2022年6月（第4章-3）逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态 有关 4.1 概述第三张，PPT共一百零四页，创作于2022年6月（第4章-4）一、组合逻辑电路的特点从功能上 从电路结构上任意时刻的输

2、出仅取决于该时刻的输入不含记忆（存储）元件4.1概述第四张，PPT共一百零四页，创作于2022年6月（第4章-5）二、逻辑功能的描述组合逻辑 电路组合逻辑电路的框图第五张，PPT共一百零四页，创作于2022年6月（第4章-6）1.由给定的逻辑图写出逻辑关系表达式。4.2.1组合逻辑电路的分析方法2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态真值表。电路 结构逻辑功能 4.2 组合逻辑电路的分析方法和设计方法4.分析逻辑功能。第六张，PPT共一百零四页，创作于2022年6月（第4章-7）例1：分析下图的逻辑功能。 &ABF1.写出逻辑表达式2.化简第七张，PPT共一百零四页，创

3、作于2022年6月（第4章-8）真值表输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。=13.写真值表4.分析逻辑功能第八张，PPT共一百零四页，创作于2022年6月（第4章-9）(1) 写出逻辑式例 2：分析下图的逻辑功能.A B.Y = AB AB .AB化简&11.BAY&A B = AB +AB第九张，PPT共一百零四页，创作于2022年6月（第4章-10） (2) 列逻辑状态表Y= AB +AB(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。=A B逻辑式

4、=1ABY逻辑符号=A BABY001 100100111第十张，PPT共一百零四页，创作于2022年6月（第4章-11）Y2&D1111CBAY1Y0例3：试分析图示电路的逻辑功能，指出该电路的用途。解：1.根据逻辑图写出逻辑式第十一张，PPT共一百零四页，创作于2022年6月（第4章-12）功能分析：当D、C、B、A表示的二进制数小于或等于5时，Y0为1，当这个二进制数在6和10之间时Y1为1，当这个二进制数大于或等于11时Y2为1。故这是一个判别输入的4位二进制数数值范围的电路。2.列出真值表第十二张，PPT共一百零四页，创作于2022年6月（第4章-13）4.2.2 组合逻辑电路的设计

5、方法根据逻辑功能要求逻辑电路设计 (1) 由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式 (4) 画出逻辑图设计步骤如下：第十三张，PPT共一百零四页，创作于2022年6月（第4章-14）例1：设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ第十四张，PPT共一百零四页，创作于2022年6月（第4章-15）1. 抽象输入变量: 红（R）、黄（A）、绿（G）输出变量： 故障信号（Z）2. 写出逻辑表达式输入变量输出RAGZ00010010010001111000101111011111第十五张，PPT共一百零四页，创作于2022

6、年6月（第4章-16）3. 选用小规模SSI器件4. 化简5. 画出逻辑图用与或门实现用与非门实现第十六张，PPT共一百零四页，创作于2022年6月（第4章-17） 多输出组合逻辑电路的设计多输出组合逻辑电路是指具有两个或两个以上的输出逻辑变量的组合逻辑电路。例2： 设计一个故障指示电路，具体要求为：（1）两台电动机同时工作时，绿灯亮；（2）一台电动机发生故障时，黄灯亮；（3）两台电动机同时发生故障时，红灯亮。第十七张，PPT共一百零四页，创作于2022年6月（第4章-18）解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常工作

7、，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表ABF绿F黄F红00100010101001011001第十八张，PPT共一百零四页，创作于2022年6月（第4章-19） 3.根据真值表求得输出逻辑函数的表达式4.化简上述逻辑函数表达式，并转换成适当的形式。 由于上述逻辑函数的表达式都是最简了，所以不用再化简。第十九张，PPT共一百零四页，创作于2022年6月（第4章-20） 5.根据逻辑函数表达式画出逻辑电路图如下示。 逻辑电路图第二十张，PPT共一百零四页，创作于2022年6月（第4章-21）4.3 若干常用组合逻辑电路4.3.1 编码器编码：

8、将输入的每个高/低电平信号变成一个对应的二进制代码。分类：1.普通编码器2.优先编码器第二十一张，PPT共一百零四页，创作于2022年6月（第4章-22）一、普通编码器特点：任何时刻只允许输入一个编码信号。例：3位二进制普通编码器输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111第二十二张，PPT共一百零四页，创作于2022年6月（第4章-23）利用无关项化简，得：第二十三张，PPT共一百零四页，创作于2022年6

9、月（第4章-24）二、优先编码器特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器（设I7优先权最高I0优先权最低）输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000第二十四张，PPT共一百零四页，创作于2022年6月（第4章-25）低电平实例：74HC148附加输出信号第二十五张，PPT共一百零四页，创作于2022年6月（第4章-26）选通信号选通信号第二十六张，P

10、PT共一百零四页，创作于2022年6月（第4章-27）附加输出信号为0时，电路工作无编码输入为0时，电路工作有编码输入第二十七张，PPT共一百零四页，创作于2022年6月（第4章-28）输 入输 出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110,反码输出第二十八张，PPT共一百零四页，创作于2022年6月（第4章-29）状态11不工作01工作，但无输入10工作，且

11、有输入00不可能出现附加输出信号的状态及含意第二十九张，PPT共一百零四页，创作于2022年6月（第4章-30）解：根据题意，该编码器输入信号 与编码输出的关系如下：，1 1 1 1，0 1 1 1，0 1 0 1，1 1 0 1，1 1 1 0，1 0 0 0，0 1 1 0，0 0 0 0.Z3Z2Z1Z0Z0Z2Z1Z3A15A0A6A7A8A14.16线4线编码器注意要求原码输出例：4.3.1 用两片74LS148接成16线4线编码器，将A0A1516个低电平输入信号编为 00001111 16个4位二进制代码。其中A15的优先权最高, A0的优先权最低。第三十张，PPT共一百零四页，

12、创作于2022年6月（第4章-31）因原码输出，故输出应反相，并将两片的输出相或作低位输出。 1 1 1Z2Z1Z0111111第1片优先级高，只有当 A15A8均无信号输入时， 第2片才能工作，故将第 1片的 接第2片 的 。第1片的S端接0，表示第1片始终正常工作。 74LS148 (1) 74LS148 (2)因每片只有8个输入， 故16个输入分别接2片。1Z3当对A15A8编码时， ，当对A7 A0编码时，最高位输出 Z3=0，故可用第1片的YEX作最高位编码输出。第三十一张，PPT共一百零四页，创作于2022年6月（第4章-32）先非后或等于先与后非&111 74LS148 (1)

13、74LS148 (2)1 & & &Z3Z2Z1Z0第三十二张，PPT共一百零四页，创作于2022年6月（第4章-33）第三十三张，PPT共一百零四页，创作于2022年6月（第4章-34）题4.8 用4片74LS148接成32线5线优先编码器。 输入低电平有效，原码输出。解：根据题意，该编码器输入信号 与编码输出的关系如下：，11111，11000.，00111，00000.Z4Z3Z2Z1Z0，10111，10000.，01111，01000.Z0Z2Z1Z3A31A0A30Z4.32线5线编码器第三十四张，PPT共一百零四页，创作于2022年6月（第4章-35）因原码输出，故将两片的输出相

14、与非，作低位编码输出。第1片优先级高，将前片的 接后片的 。高位编码输出的设计（1）.（2）.（3）.（4）.此为42线编码关系第三十五张，PPT共一百零四页，创作于2022年6月（第4章-36）三、二-十进制优先编码器将 编成0110 1110 的优先权最高， 最低输入的低电平信号变成一个对应的十进制的编码二一十进制优先编码器74LS147逻辑图和功能表见P173第三十六张，PPT共一百零四页，创作于2022年6月（第4章-37）第三十七张，PPT共一百零四页，创作于2022年6月（第4章-38）4.3.2 译码器译码：将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码

15、器，二-十进制译码器，显示译码器等一、二进制译码器例：3线8线译码器输 入输 出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000第三十八张，PPT共一百零四页，创作于2022年6月（第4章-39）真值表 逻辑表达式：用电路进行实现 用二极管与门阵列组成的3线8线译码器第三十九张，PPT共一百零四页，创作于2022年6月（第4章-40）集成译码器实例：74HC138低电平输出附加控制端第四十张，PPT共一百零四页，创作于202

16、2年6月（第4章-41）74HC138的功能表：输 入输 出S1A2A1A00XXXX11111111X1XXX11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111111&S1S2S3S第四十一张，PPT共一百零四页，创作于2022年6月（第4章-42）扩展功能：片选功能级联扩展当S1=1，S2=0，S3=0时， S=1，译码器处于工作状态； 选中否则，S=0，所有输出均锁定在高电平； 未选中解：分析题意即要求实现图示功能： 4

17、-16线译码 D3 D2 D1 D0 .例4.3.2：用两片74LS138组成一个4-16线译码器，将输入的4位二进制代码D3D2D1D0的十六种状态译成十六个独立的低电平信号Z0 Z15。第四十二张，PPT共一百零四页，创作于2022年6月（第4章-43）用真值表表示即：两片共16个输出作输出 Z0 Z15两片的A0、A1、A2分别相连作低位输入D0、D1、D2高位输入D3怎么办？故可将D3接第(1)片的 S2、S3，D3接第(2)片的S1 D3D2D1D0 输出 0000 Z0=0 0001 Z1=0 0111 Z7=0 1000 Z8=0 1001 Z9=0 1111 Z15=0D3D2

18、D1D0Z0Z7Z8Z15.由真值表得：当D3=0时，Z0Z7有输出；当D3=1时，Z8Z15有输出实现方法：+5V 74LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 第四十三张，PPT共一百零四页，创作于2022年6月（第4章-44）验证：+5VD3D2D1D0 74LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 Z0Z7Z8Z15.当D3D2D1D0=0000时，(1)工作，Z0=0当D3D2D1D0=0001时，(1)工作，Z1=0当D3D2D1D0=0111

19、时，(1)工作，Z7=0.当D3D2D1D0=1000时，(2)工作，Z8=0当D3D2D1D0=1001时，(2)工作，Z9=0当D3D2D1D0=1111时，(2)工作，Z15=0.第四十四张，PPT共一百零四页，创作于2022年6月（第4章-45）D3=1D3=0第四十五张，PPT共一百零四页，创作于2022年6月（第4章-46）例：用4片74LS138组成一个5-32线译码器，将输入的5位二进制代码D4D3D2D1D0的32种状态译成32个独立的低电平信号Z0 Z31。解：分析题意既要求实现图示功能： 5-32线译码 D4D3 D2 D1 D0 .用真值表表示即： D4D3D2D1D0

20、 输出 00000 Z0=0 00111 Z7=0 01000 Z8=0 01111 Z15=0 10000 Z16=0 10111 Z23=0 11000 Z24=0 11111 Z31=0第四十六张，PPT共一百零四页，创作于2022年6月（第4章-47）四片共32个输出作输出Z0 Z31四片的A0、A1、A2分别对应相连作低位输入D0、D1、D2 实现方法：高位输入的设计故可将D4D3接24线译码器，译码器输 出接各片S1D2D1D074LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 74LS138(3) A0 A1 A2

21、S1 S2 S3 A0 A1 A2 S1 S2 S3 74LS138(4) Z0Z7Z8Z15.Z16Z23Z24Z31.D4D3从真值表看出：D4D3与各片S1的关系如表，此为译码关系。第四十七张，PPT共一百零四页，创作于2022年6月（第4章-48）二、二十进制译码器将输入BCD码的10个代码译成10个高、低电平的输出信号BCD码以外的伪码，输出均无低电平信号产生例：74HC42第四十八张，PPT共一百零四页，创作于2022年6月（第4章-49）三、用译码器设计组合逻辑电路1. 基本原理3位二进制译码器给出3变量的全部最小项;。n位二进制译码器给出n变量的全部最小项;任意函数将n位二进制

22、译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数第四十九张，PPT共一百零四页，创作于2022年6月（第4章-50）2. 举例例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：第五十张，PPT共一百零四页，创作于2022年6月（第4章-51）四、显示译码器1. 七段字符显示器 如：第五十一张，PPT共一百零四页，创作于2022年6月（第4章-52）2. BCD七段字符显示译码器（代码转换器）7448 输 入输 出数字A3A2A1 A0YaYbYc YdYeYfYg字形00000111111010001011000020010110110130011111

23、1001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000第五十二张，PPT共一百零四页，创作于2022年6月（第4章-53）真值表 卡诺图第五十三张，PPT共一百零四页，创作于2022年6月（第4章-54）BCD七段显示译码器7448的逻辑图第五十四张，PPT共一百零四页，创作于2022年6月（第4章-55）BCDA集成BCD七段显示译码器744

24、8：其主要功能：将BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的值。灯测试输入灭零输入(灭灯输入/灭零输出)第五十五张，PPT共一百零四页，创作于2022年6月（第4章-56）A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYgGNDA3A2A1A01VCCVCC(7448)BS201A1K7abcdefg例：用7448驱动共阴极的数码管输出端等效电路外接电阻可增加驱动电流VCC2KYa1KaI外接电阻的作用第五十六张，PPT共一百零四页，创作于2022年6月（第4章-57）7448的附加控制信号：（1）灯测试输入 当 时，Ya Yg全部置

25、为1100001110001第五十七张，PPT共一百零四页，创作于2022年6月（第4章-58）7448的附加控制信号：（2）灭零输入当 时， 时，则灭灯10001第五十八张，PPT共一百零四页，创作于2022年6月（第4章-59）7448的附加控制信号：（3）灭灯输入/灭零输出输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 第五十九张，PPT共一百零四页，创作于2022年6月（第4章-60）当且才出输出灭零第六十张，PPT共一百零四页，创作于2022年6月（第4章

26、-61）第六十一张，PPT共一百零四页，创作于2022年6月（第4章-62）例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号第六十二张，PPT共一百零四页，创作于2022年6月（第4章-63）4.3.3 数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0A1D3D2D1D0W控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。第六十三张，PPT共一百零四页，创作于2022年6月（第4章-64）从n个数据中选

27、择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号四位二选一选择器第六十四张，PPT共一百零四页，创作于2022年6月（第4章-65）一、数据选择器的工作原理功能示意图D3D2D1D0Y数据输入地址选择数据输出双4选1数据选择器74LS153 基本功能：A1A0 输出 00 Y=D0 01 Y=D1 10 Y=D2 11 Y=D3扩展功能：利用S端可实现片选功能和级联功能D0D1D2D3A1 A0Y74LS153数据输入数据输出地址选择第六十五张，PPT共一百零四页，创作于2022年6月（第4章-66）“双

28、四选一”，74HC153第六十六张，PPT共一百零四页，创作于2022年6月（第4章-67）A1A0Y11XX0000D10001D11010D12011D13例：“双四选一”，74HC153 分析其中的一个“四选一”第六十七张，PPT共一百零四页，创作于2022年6月（第4章-68）例：用两个“四选一”接成“八选一”“四选一”只有2位地址输入，从四个输入中选中一个“八选一”的八个数据需要3位地址代码指定其中任何一个第六十八张，PPT共一百零四页，创作于2022年6月（第4章-69）二、用数据选择器设计组合电路1. 基本原理具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组

29、合函数第六十九张，PPT共一百零四页，创作于2022年6月（第4章-70）例如：第七十张，PPT共一百零四页，创作于2022年6月（第4章-71）例：用8选1数据选择器74LS152实现三变量逻辑函数将A、B、C与A2、A1、A0对应，并变换成数据选择器输出的形式将两式比较，可知：令D0=1，D1=0，D2=0，D3=1， D4=0D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，则Z=Y。解： 8选1数据选择器74LS152的输出为注意：输出低电平有效第七十一张，PPT共一百零四页，创作于2022年6月（第4章-72）1ZYCBA10D0D1D2D3D4D5D6D7A0A1A

30、274LS152D0=1，D1=0，D2=0，D3=1， D4=0，D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，Z=Y第七十二张，PPT共一百零四页，创作于2022年6月（第4章-73）总结用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。第七十三张，PPT共一百零四页，创作于2022年6月（第4章-74）4.3.4 加法器一、1位加法器1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加输 入输 出ABSCO0000011010101101第七十四张，PPT

31、共一百零四页，创作于2022年6月（第4章-75）2. 全加器：将两个1位二进制数及来自低位的进位相加 输 入输 出ABCISCO000000011001010011011001010101110011111174LS18374HC183第七十五张，PPT共一百零四页，创作于2022年6月（第4章-76）二、多位加法器串行进位加法器优点：简单缺点：慢第七十六张，PPT共一百零四页，创作于2022年6月（第4章-77）2. 超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0 j-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。 缺点

32、：电路复杂。74LS283第七十七张，PPT共一百零四页，创作于2022年6月（第4章-78）第七十八张，PPT共一百零四页，创作于2022年6月（第4章-79）串行特点：速度慢。（因为每一位的运算都要等到低一位运算完，才能进行，因此称串行进位加法器）超前进位串行速度慢的原因是因为要先算出前级的进位，才能进行后级的计算，那么能不能在一开始就事先知道每一级的进位呢?CI1 A0、B0CI2 A1、B1、CI1A1B1A0B0CI3 A2、B2、CI2A2B2A1B1A0B0CI4 A3、B3、CI3A3B3A2B2A1B1A0B0任一级的进位CIi都可以由A0 Ai-1， B0 Bi-1决定即C

33、Ii是A0 Ai-1，B0 Bi-1的函数，只要A0 Ai-1，B0 Bi-1确定则CIi即可求出此即超前进位的理论依据A3 A2 A1 A0+ B3 B2 B1 B0S3S1S0S2CI3CI1CI2CI4CO第七十九张，PPT共一百零四页，创作于2022年6月（第4章-80）下面讨论CIi与A0 Ai-1，B0 Bi-1的函数关系根据加法器的逻辑式，有：即：定义Gi=AiBi，上式表明，当AiBi=1时，COi=1，即产生一个进位，故Gi又称为进位产生函数定义Pi=Ai+Bi ，当AiBi= 0，Ai+Bi=1时，COi=CIi，即将进位输入传递到进位输出，故Pi又称为进位传递函数第八十张

34、，PPT共一百零四页，创作于2022年6月（第4章-81）利用 （第i 位的进位输入=第i-1位的进位输出），将上式展开，得：此式即第i位进位输出COi的逻辑式，反映了CIi与A0 Ai-1，B0 Bi-1的函数关系。同时也给出了电路的实现方法。第八十一张，PPT共一百零四页，创作于2022年6月（第4章-82）根据上两式即可画出超前进位加法器的逻辑图例4位超前进位加法器74LS283 1&A1B1A1+B1A0+B0A0B0CI0=1S1X1Y1验证：写出逻辑式并化简，得：可验证其它几级第i位和的逻辑式第八十二张，PPT共一百零四页，创作于2022年6月（第4章-83）超前进位加法器进位位直

35、接由加数、被加数和最低位进位位CI0形成。直接形成进位第八十三张，PPT共一百零四页，创作于2022年6月（第4章-84）结论：完成计算的时间是三级门的传输时间，速度快运算时间的缩短是以增加电路的复杂程度换得的，i 越大， CIi的电路越复杂。第八十四张，PPT共一百零四页，创作于2022年6月（第4章-85）三、用加法器设计组合电路基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加例：将BCD的8421码转换为余3码输 入输 出DCBAY3Y2Y1Y00000001100010100001001010011011001000111010110000

36、1101001011110101000101110011100第八十五张，PPT共一百零四页，创作于2022年6月（第4章-86）4.3.5 数值比较器用来比较两个二进制数的数值大小一、1位数值比较器 A,B比较有三种可能结果第八十六张，PPT共一百零四页，创作于2022年6月（第4章-87）二、多位数值比较器原理：从高位比起，只有高位相等，才比较下一位。例如：第八十七张，PPT共一百零四页，创作于2022年6月（第4章-88）2. 集成电路CC14585 实现4位二进制数的比较第八十八张，PPT共一百零四页，创作于2022年6月（第4章-89）扩展功能：（用两片4位比较器级联实现8位数比较）

37、例：比较C=C7C6C5C4C3C2C1C0，D=D7D6D5D4D3D2D1D0的大小。方法：低4位接第(1)片输入，高4位接第(2)片输入； 第(1)片Y(AB)、Y(A=B)接第(2)片I(AB)、I(A=B) ；第(2)片输出作总输出 。B3B2B1B0A3A2A1A0I(AB)CC14585(1)D3D2D1D0C3C2C1C0Y(AB)B3B2B1B0A3A2A1A0I(AB)CC14585(2)D7D6D5D4C7C6C5C4Y(AB)01Y(CD)第八十九张，PPT共一百零四页，创作于2022年6月（第4章-90）重新分析逻辑式（考虑I(AB) 和I(A=B) ）说明当AB时，

38、比较结果与I无关；当A=B时，比较结果决定于I。且Y(AB)=I(AB)，Y(A=B)= I(A=B)。当AB时，不管I为何值，都有Y(AB)=0；Y(A=B) = (A3B3)(A2B2)(A1B1)(A0B0) I(A=B)Y(AB) = A3B3+(A3B3)A2B2+(A3B3)(A2B2)A1B1 +(A3B3)(A2B2)(A1B1)A0B0 +(A3B3)(A2B2)(A1B1)(A0B0) I(AB) = Y(AB时，不管I为何值，都有Y(AB)=1；当A=B时，Y(AB)=I(AB)= Y(AB)+Y(A=B) 。第九十张，PPT共一百零四页，创作于2022年6月（第4章-9

39、1）由于当高位不相等时，输出决定于高位比较结果，与控制端I无关；当高位相等时，输出应决定于低位比较结果。 D3D2D1D2C3C2C1C0D7D6D5D4C7C6C5C401Y(CD)B3B2B1B0A3A2A1A0I(AB)CC14585(1)Y(AB)B3B2B1B0A3A2A1A0I(AB)CC14585(2)Y(AB)级联方法低4位接第(1)片输入，高4位接第(2)片输入；第(2)片输出作总输出 。故将第(1)片Y(AB)、 Y(A=B)接第(2)片I(AB)、I(A=B) ；第(1)片I(AB)接1。第九十一张，PPT共一百零四页，创作于2022年6月（第4章-92）D3D2D1D2C3C2C1C0D7D6D5D4C7C6C5C401Y(CD)B3B2B1B0A3A2A1A0I(AB)CC14585(1)Y(AB)B3B2B1B0A3A2A1A0I(AB)CC14585(2)Y(AB)例1：C=10000