UPF论文：逻辑综合MVRC静态时序分析静态电压降DMSA

1、UPF论文：逻辑综合MVRC静态时序分析静态电压降DMSA【提示】本文仅提供摘要、关键词、篇名、目录等题录内容。为中国学术资源库知识 代理，不涉版权。作者如有疑义，请联系版权单位或学校。【摘要】近年来,移动通信系统的发展给移动终端的设计带来了 越来越大的挑战。而移动终端的性能和成本主要体现在芯片特别是基 带芯片上。随着移动通信系统从2G、2.5G发展到现在的3G时代，其 基带芯片的设计也发生了相应的变化。本文研究了 3G手机基带芯片 在 40纳米芯片设计技术下的实现方式。主要讨论了由于引入低功耗 设计流程中的供电描述文件UPF,而产生的设计流程和设计方式上的 变化。在本设计中，本人深入研究了现

2、代低功耗设计的相关技术以及 标准;参照UPF1.0标准，研究了使用UPF文件来描述低功耗设计意图、 指标和参数的方法；研究了如何在传统逻辑综合过程中引入UPF文件 来插入电压控制逻辑,实现低功耗设计意图；分析研究了网表文件中 出现的多供电电压设计问题,依据多供电电压设计规则的要求,进行 规则上的分析、检查和修正,以实现低功耗设计意图；分析研究了多 电压/多电源技术中供电网络上出现的问题,提出了有效的解决方案 以降低芯片的静态电压降。分析研究了在使用低功耗设计方法后,传 统静态时序分析的不足，由此引入UPF以提高时序分析的准确性。同 时, 研究了新的静态时序分析流程来加快时序收敛进度。通过本论文

3、 的研究工作，分析了40纳米芯片设计技术下容易出现的逻辑综合、功 耗和时序上的问题，及时提出了解决方案，保证了芯片功能和设计的 正确性。设计结果表明，在注意了上述问题之后，减少了设计循环次数， 提高了芯片的可靠性。该3G手机基带芯片已经于2010年成功流片生产,使用该芯片的3G智能手机也已经成功上市。【关键词】UPF；逻辑综合MVRC；静态时序分析；静态电压降；DMSA；【篇名】 40 纳米 3G 手机基带芯片的物理实现【目录】 40 纳米 3G 手机基带芯片的物理实现 摘要3-4 Abstract 4 目录 5-7 第一章 绪论7-131.1论文的研究背景和意义7-81.2 3G芯片设计研究

4、现状 8-91.3 论文来源及内容安排 9-13 第二章集成电路的低功耗设计 13-272.1 集成电路设计流程13-162.2 低功耗设计 16-272.2.1 低功耗设计方法16-222.2.2 多电压设计中的标准单元 22-27 第三章芯片的逻辑综合 27-433.1 综合原理 273.2 综合策略27-283.3 综合设计约束 28-333.3.1 设计规则约束28-293.3.2 优化约束 29-333.4 UPF原理33-433.4.1 UPF 概述 33-343.4.2 UPF的应用343.4.3 UPF的设计流程34-353.4.4 UPF在综合中的应用 35-43 第四章 芯

5、片的 MVRC 检查 43-494.1 MVRC概述 43-454.2 MVRC检查45-49 第五章 芯片的静态电压降检查 49-635.1 功耗和电压降的原理 49-535.2静态电压降的分析 53-565.3 供电网络的供电问题及解决方法 56-635.3.1 供电网络中的问题 56-615.3.2 供电 网络中供电问题的避免方法 61-63 第六章 芯片的静态时序分 析 63-71 6.1 静态时序分析概述及其重要性 63-64 6.2 静态时序分析设置与约束 64-67 6.3 静态时序分析流程67-71 6.3.1 UPF 文件的使用 67-68 6.3.2 DMSA 的使用68-71 第七章 总结与展望 71-73