存储器片选控制方法

1、关于存储器片选控制方法第1页，共19页，2022年，5月20日，21点29分，星期三存储器接口的设计存储器片选控制方法： 常用的片选控制方法有线选法、全译码法、局部译码法等几种。 （1）线选法 线选法除将低位地址直接接片内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号，如图所示。第2页，共19页，2022年，5月20日，21点29分，星期三RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10数据总线地址总线 线选法片选控制的原理图（3）（4）（5）RAM2KBRAM2KB（1）（2）第3页，共19页，2022年，5月20

2、日，21点29分，星期三 线选法就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信号为“0”时，就选中与之对应的存储芯片。 第4页，共19页，2022年，5月20日，21点29分，星期三A15 A14 A13 A 12 A11 A10-A0 地 址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH

3、1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH存储器5地址范围存储器4地址范围存储器3地址范围存储器2地址范围存储器1地址范围存储器地址的形成第5页，共19页，2022年，5月20日，21点29分，星期三线选法的优点是连接简单，选择芯片无需专门的译码电路。线选法的缺点是地址不连接，使可寻址 的地址范围减少，即寻址能力的利用率太低，使大量地址空间浪费，在使用时要予以注意。第6页，共19页，2022年，5月20日，21点29分，星期三 这种方法除了将低位地址总线直接连至各芯片的地址线外，将余下的高位地址全部译码，译码的输出作为各芯片的片选信号，如图所示。（2）全地址

4、译码法第7页，共19页，2022年，5月20日，21点29分，星期三 译码芯片 74LS138第8页，共19页，2022年，5月20日，21点29分，星期三输 入输 出使 能选 择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其 它XXX1111111174LS138功能表 第9页，共19页，2022年，5月20日，21点29分，星期三4KB (

5、1)4KB (2)4KB (16)译码器CSCSCSY0Y1Y15A0-A11地址总线数据总线D0-D7A15-A12全译码片选法原理图.第10页，共19页，2022年，5月20日，21点29分，星期三A15 A14 A13 A 12 A11 A10-A0 地 址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16

6、F000H-FFFFH 存储器1地址范围存储器2地址范围存储器3地址范围存储器14地址范围存储器15地址范围全地址译码片选信号的形成存储器16地址范围第11页，共19页，2022年，5月20日，21点29分，星期三 全译码法将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 译码法的优点是每片(或组)芯片的地址范围是唯确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。第12页，共19页，2022年，5月20日，21点29分，星期三 当采用线选法地址线不够用

7、，而又不需要全部存储空间的寻址能力时，可采用这种方法。它是介于全译码和线选法之间的一种选址方法。（3）局部译码法第13页，共19页，2022年，5月20日，21点29分，星期三2KB (1)2KB (2)2KB (8)译码器CSCSCSY0Y1Y7A0-A10地址总线数据总线D0-D7A15-A11局部译码片选原理图中任三根.第14页，共19页，2022年，5月20日，21点29分，星期三 部分译码法是对高位地址线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。 第15页，共19页，2022年，

8、5月20日，21点29分，星期三例1：存储器6264 8KB芯片工作在F0000HF1FFFH内存空间，画出和系统的连线图。6264地址线：A0-A12数据线：D0-D7WEOECS2 接+5V电源CS1 高位地址译码系统总线：地址线：A0-A12数据线：D0-D7MEMWMEMR第16页，共19页，2022年，5月20日，21点29分，星期三全地址译码方式D0D7A0A12MEMWMEMRA19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V1118086CPU6264A19A18A17A16A15A14A13A12A11A01 1 1 1 0 0 00 0 00 0 11 1 1F0000HF0001HF1FFFH第17页，共19页，2022年，5月20日，21点29分，星期三D0D7A0A12MEMWMEMRA19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V18086CPU6264A19A18A17A16A15A14A13A12A11A01 0 0 0 0 0 00 0 00 0 11 1