能耗模型索尼内存

1、内存能耗模型内存能耗模型对于操作系统间接获取内存能耗提供了一定的理论依据。目前，针对内存能耗的模型主要分为两类，一类是工业界采用的模型，另一类则是学术界的模型。下面将针对两类模型一一论述。1.1 工业界模型内存颗粒生成厂家通常集中在国外并呈现出百花齐放的态势，比较知名的有韩国“三星（Samsung）”、韩国“现代（Hynix）”、美国“美光（Micron）”、日本“日立（Hitachi）”等。而针对工业界的模型通常是基于Signal Swing Based Analytical (SSBA)4的分析方法，2004年美光公司正式推出了计算内存能耗的工业界模型，根据Micron公司提供的内存能耗手

2、册5，计算内存能耗需要按照以下三个步骤进行，首先，根据内存芯片手册获取内存配置（如内存大小、bank数目、速度、电压等），得到内存各个子模块的能耗，记为；其次，由于控制器发送的控制命令所导致的内存活动引起的动态能耗，记为；最后，由于内存电压或者频率改变导致的连锁反应所带来的能耗，记为。内存能耗主要有五部分组成Background Power、Active Power、Write Power、Read Power、I/O and Termination Power、Refresh Power。由于各部分能耗的详细组成和计算原理非常复杂，在文献5中已经给出了详细分析，并且为此提供了模型计算工具12

3、（micron内存能耗计算工具.xls），据此不再赘述。适用范围：此模型精确度很高，离线评估通常采用此方案，同时此模型被学术界多篇论文1引用，在运用时由于很多参数难于获取，所以通常会存在一定的简化计算。1.2 学术界模型在学术界，降低内存能耗的方法主要有两大类，一类是借助于硬件辅助，另一类是软件控制：从硬件角度而言。目前，在工业界，随着硬件工艺的提升以及硬件模块的小型化使的硬件本身消耗的能耗越来越低，硬件厂商已经开始针对不同硬件支持不同的功耗状态3。在学术界，通常借助于辅助的硬件模块检测内存使用状况，当超过某threshold后，调整内存所处的功耗模式，从而达到节能降耗的目的，如在6中，作者提

4、出的三种硬件方法：adaptive threshold predictor (ATP)， constant threshold predictor (CTP)，history-based predictor (HBP)。 从软件角度而言。研究领域包括编译器、操作系统、应用程序等，总体归结为两类，一是使用尽量少的硬件资源，如在6中从编译角度进行数据重组织，在7中从操作系统角度进行页分配、重映射，促使尽可能多的bank处于空闲状态，进而关闭此类bank节省能耗；二是借助于软件切换硬件不同功耗状态3。由此，从软件角度引入的模型主要包括：直接引用工业界模型；操作系统级别粗粒度模型；状态切换能耗模型。1

5、.2.1 操作系统级别粗粒度模型在2中，作者提出了一种粗粒度的内存能耗模型，该模型基于的假设为内存动态能耗与读写吞吐量存在一定的线性关系。内存能耗主要分为三部分：静态能耗、读能耗、写能耗。在其他文献中，也可以看到基于此类模型的变种（有基于读/写吞吐比率的）。此类模型，由于操作系统能直接获取参数信息，代价较低，所以高效简单，但是其精度较差。该模型用公式表示如下：参数列表： 为内存总功耗 为内存静态功耗为读吞吐量为写吞吐量本模型适用的范围：针对操作系统级控制内存能耗、温度，如果采用的主要降耗/控温手段是页分配，页迁移，数据重组织、重映射等，则可以借助于此能耗模型。1.2.2 状态切换能耗模型Pow

6、er State TransitionPower(mW)Time(nS)Active30060Standby180-Nap30-Powerdown3-Stby-Act240+6Nap-Act165+60Pdn-Act152+6000表格 SEQ 表格 * ARABIC 1 内存状态能耗表如上表所示，目前，工业界很多厂家针对DRAM提供了几种不同的工作状态6811，各状态消耗的能耗不同，切换会active状态（只有处于此状态，才能进行一次完整的读/写操作）的开销亦不同。针对此类问题的研究可以总结为如何针对此“状态机”进行合理有效的状态迁移以达到最优的效果。在7中，将此策略主要分为：(1)静态策略

7、：当有内存请求时，就处于active状态，反之处于低功耗状态10。(2)动态策略：根据系统负载动态调整各状态之间的迁移30。由此为了衡量此类降耗方案的效果，提出了一类内存能耗模型3，此模型规定，在一时间段内的内存能耗主要有三部分来源，首先是处于acitve状态时的能耗，其次是处于其他低功耗状态时的能耗，最后则是由于状态切换所带来的额外能耗开销。如下面公式所示：参数列表： 为一段时间内的内存能耗 处于active状态的cycle时间 为处于active状态时的功耗 处于其他低功耗状态的cycle时间 为处于其他低功耗状态时的功耗 为从其他低功耗状态转化为active状态时的时间开销 为一段时间内

8、，状态切换次数 为状态切换时的功耗适用范围：对于基于内存状态控制的降耗算法而言，为了更好的衡量算法的效果，通常采用此类模型。备注：针对内存能耗问题的研究，在学术界有部分工作是基于模拟器DRAMsim的，此类模型器中只是模拟了内存的工作过程，并未引入能耗模型，所以通常将上述提到的工业界或者学术界的能耗模型集成到DRAMsim中达到能耗评估的目的。参考文献1 Song Liu, Seda Ogrenci Memik, Yu Zhang, and Gokhan Memik . A power and temperature aware DRAM architecture. DAC 2008 June

9、 8-132 Jiang Lin . Thermal modeling and management of DRAM memory systems3 Matthias Eiblmaier, Rukun Mao, Xiaorui Wang.Power management for main memory with access latency control. FeBID 20094 Yong-Ha PARK,Jeonghoon KOOK,and Hoi-Jun YOO. Embedded DRAM(eDRAM) Power-Energy Estimation Using Signal Swin

10、g-Based Analytical Model.20015 TN-47-04：Calculating Memory System Power for DDR2 Introduction. 20046 V. Delaluz, M. Kandemir, N. Vijaykrishnan, A. Sivasubramaniam, and M. J. Irwin. Hardware and Software Techniques for Controlling DRAM Power Modes. High Performance Computer Architecture, January 2000

11、7 Alvin R. Lebeck, Xiaobo Fan, Heng Zeng, Carla Ellis. Power Aware Page Allocation. ASPLOS 20008 X. Fan, C. Ellis, and A. Lebeck. Memory controller policies for DRAM power management. In Proceedings of the 2001International Symposium on Low Power Electronics and Design, pages 129134, 2001.9 Sun Microsystems. Open Solaris CPU Power Management -Project Tesla, June 2009.10 Andreas Weissel, Frank Bellosa. Process Cruise Control: Event-Driven Clock Scaling for Dynamic Power Management. C