阻抗原理与设计

阻抗控制設計與運用TAPOWER/GROUNDSIGNALWSIGNALWTAADPOWER/GROUNDPOWER/GROUND邹伟在磁場區裡之條線(STRIPLINE)磁場靜電場當有電流流動時就產生磁場,磁場方向依安培右手準則;當有磁場就產生電感Inductance,符號為“L”;一帶正電金屬靠近另一不帶電金屬,帶正電金屬會誘發另一不帶電金屬產生負電,兩導體間產生電壓,當有電壓時就產生靜電場;從而產生電力線,電力線由正極射向負極,當有電場就產生電容Capacitance,符號為“C”;+++++++++MOVE+++++++++---------電力線C兩帶異性電導體間存在電場,以一導線連接兩帶電導體時,導線中有電流通過,同時電線的周圍就會產生磁場;產生磁場時會消耗靜電場,靜電場消耗殆盡時磁場瞬間歸零,根據楞次定律由於電磁感應,又會轉變為與原電場方向相反的電動勢,並對電容充電使正負電荷易位;若把它看成一個沒有能量消耗的理想電路,便形成一個永無休止的振盪電路;如果此振盪頻率達30MHz以上即稱高頻或射頻.C+-LI正C+-LI反傳輸線構成之三要素訊號線介質層接地層++傳輸線傳輸線構成之三要素傳輸線構成之三要素阻抗匹配之三個要素

輸出阻抗(原始主動零件)特性阻抗(訊號線)輸入阻抗(被動零件)阻抗匹配(ImpedanceMatch)sourceP.C.B.LOAD阻抗匹配之三個要素阻抗匹配之三個要素當信號源輸出阻抗為60Ω,負載阻抗為60Ω電阻時,傳輸線之特性阻抗必須為60Ω

即ZL=J60,ZC=-J120可利用串並聯混合電路原理,虛擬負載阻抗位於無限遠處,即R1=(RL+R11)//R12=60Ω,R2=(R1+R21)//R22=60Ω負載阻抗GNDSIGNALR31=60ΩIn=60ΩR32=120ΩR22=120ΩR12=120ΩR21=60ΩR11=60ΩRL=60ΩR1R2測試cableT1=60ΩPCB線路T2=60Ω60ΩTDRZ0=60Ω第一次阻抗波形改變尾端傳輸訊號從開路端反射波第一次阻抗波反射如果信號源輸出阻抗、傳輸線特性阻抗和負載阻抗不同為60Ω,則脈衝方波會產生反射,此時正向信號會與反射信號相抵消,從而使信號衰減變形當電信號通過PCB板上之導線時,導線也有容抗與感抗,容抗的大小與線路跟大銅皮的正對面積及介質層厚度有關,容抗:正對面積,C,容抗;介質層愈薄,容抗;ZC=感抗:線路的長度及直徑,感抗;線路的正對面積,L,感抗.ZL=2πfL介質層導線大銅皮2πfC1名詞定義:何謂“特性阻抗值”

(CharacteristicImpedance,

ZO)

?

單位為歐姆(ohm,Ω),特性阻抗常見有28,50,60,75,100Ω幾種無限長傳輸線,對高頻訊號呈現之阻抗稱之為特性阻抗.一有限長傳輸線,一端接上與特性阻抗相同之負載時另一端對高頻

訊號呈現之阻抗正好與特性阻抗相同.

與其電感L及電容C都有關係,即12πfCL=k*lD/A,k為常數,l為長度,D為直徑/線厚,A為正對面積C=ε*A/T,ε為介電常數,A為正對面積,T為介質層厚度/距離Zo2=ZL*ZC=2πfL*=L*CZo=√L/C阻抗控制需求決定條件

工作頻率(影響risetime,waveform..等)

傳輸線之長度(造成propagationdelay)

所以工作頻率越高,傳輸線過長需考慮作阻抗控制.阻抗影響之因素*

A.介質常數(ε):

由絕緣材料(原物料)決定.*B.線路厚度(H):

由銅箔基板之銅厚(原物料)及電鍍銅厚(製程能力)決定

C.線寬(W):

線寬由客戶決定,寬度穩定度由製程能力決定(A/W,D/FIMAGE,ETCH…..)D.層間絕緣厚度(T):

由原物料PREPREG厚度、製程流膠控制能力、

殘銅率(製程能力)決定

*介質層厚度(T)(與阻抗Z0

之關係為H)

介質厚度↑&特性阻抗↑介質厚度↓&特性阻抗↓介質厚度↑&特性阻抗↑介質厚度↓&特性阻抗↓特性阻抗因素之相互關係*線寬(W)即正對面積(與阻抗Z0之關係為)

線寬↑&特性阻抗↓;線寬↓&特性阻抗↑;當線路銅箔有針孔,露基材,鋸齒時,特性阻抗↑*線厚(H)即橫截面積(與阻抗Z0

之關係為)

1W1T

線厚↑&特性阻抗↓;線厚↓&特性阻抗↑;當線路銅箔有針孔,凹陷,銅薄時,特性阻抗↑

*介質常數(ε)(與阻抗Z0

之關係為)

√ε1

ε↑&特性阻抗↓

ε↓&特性阻抗↑阻抗之類別:

特性阻抗(CharacteristicImpedance)

差動阻抗(DifferentialImpedance)

共模阻抗(CommonModeImpedance)

奇模阻抗(OddModeImpedance)

偶模阻抗(EvenModeImpedance)(=1/2倍特性阻抗;=1/2倍差動阻抗)(=2倍共模阻抗)("當二導體與其大地絕緣後,彼此之間的阻抗")("二導線間的量測阻抗")(“將兩導線連接在一起時,導線對大地之間的阻抗關係")(“當兩導線做差動使用時,任一導線對大地之間的阻抗")(“當兩導線用來傳輸兩完全相同且極性一致的信號時,其任一導線對大地之間的阻抗")阻抗量測之coupon設計0.100"0.100"6.0"~12.0"6.0"(TYP.)WWEIP/N:XXXXXXXXX2IMPEDANCE:XX±XΩ護衛路徑(GuardTrace)

接地孔(內層Gnd/Vcc作ThermalPad)>W(線寬)信號線線寬(W)信號孔(內層Gnd/Vcc作隔離0.010"以上)圖案一(Termination)建議採用此種方式*注意:1.兩GND及POWER之間所加之訊號線邊之護衛路徑,不可遮蔽到GND及POWER之間任一層SIGNALTRACE.2.相鄰信號層之最近GND或POWER層為阻抗量測之接地參考層阻抗設計COUPON(4層板)L2(GROUND)L3(POWER)L2L4L1L3L2L1L4SIGNALGROUNDCOMP.SIDEL3SOLD.SIDEL2L4L1L3L2L3L4L1SIGNALGROUND阻抗設計COUPON(8層板)L4(SIGNAL)L5(SIGNAL)L2(GROUND)L7(GROUND)L3(SIGNAL)SOLD.SIDEL2L3L1L5L4L2L7L7L2L2L7L7L1L3L8L6SIGNALGROUNDL7L2L7L2L6L8L4L5L6(SIGNAL)L2L3L1L5L4L2L7L7L2L2L7L7L1L3L8L6SIGNALGROUNDCOMP.SIDEL7L2L7L2L6L8L4L5高性能印刷電路板之要求傳輸速度增快降低高頻下之信號損耗控制阻抗(ControlImpedance)與串音(CrossTalk)耐熱性,抗化性佳吸水性低尺寸安定性(DimensionalStability)佳

Z-AxisCTE低操作性(Processability)佳提昇細線,小孔,與多層板(6L以上)良率(Yield)線路與絕緣層厚度控制高性能基板材料之要求低介質常數(DielectricConstant)低分散係數(DissipationFactor)高Tg基板厚度均勻性佳銅面外觀佳(pnd<30)

X,Y軸尺寸脹縮值穩定(Predictable&Consistent)板彎板翹(Warp&Twist)低膠片膠含量(ResinContent)與膠流量(ResinFlow)穩定NoiseSourceinanEcl.BasedSystem(34%)(5%)(16%)(5%)(16%)(7%)(8%)(9%)TotalofAllNoiseSources=224mVAvailableNoiseBudget=125mV ExcessNoise=99mV ImpedanceMismatchSources

Changesintracewidth

Stubs

Loads

Connectortransitions

Poorlymatchedterminationsorlackofterminations

Largepowerplanediscontinuities

Inotherwords,anythingthatcanchangetheLoorCoofatransmissionlinewillchangeitsimpedance.

NOTE:Inspiteofpopularheldbeliefs,viasandrightanglebendsarenotmeasuresourcesofimpedancemismatch.WhenisReflectionImportant?

Reflectionscanusuallybeignoredwhentherisetimeofasignalisslowrelativetopropagationdelay

Ruleofthumb-Whentherisetimeisshorterthanabout8timesthepropagationdelay,transmissionlineeffectsbecomesignificant.Thatis,ifRiseTimePropagationDelay≦8RiseTimeandPropagationDelayExamples#1-

10Nsrisetime(typicalTTL)-

1Nsinterconnectdelay(~6inches)10ns1nsNoProblemRiseTimeandPropagationDelayExamples#2-

0.5Nsrisetime(ECLoradvancedCMOSLogic)-

1Nsinterconnectdelay(~6inches)Reflectionoccuratanyrisetime,however,atslowerrisetimestheynotbesignificantinthecircuit0.5ns1nsReflection

阻抗控制設計流程圖(ImpedanceControlDesignFlowChart)資料接收(Datacome-in)阻抗控制設計(ImpedanceControl)製作規範填寫(Run-CardIssue)底片設計(A/WDesign)基板,膠片管制(Material,PrepergControl)壓合厚度管制(LaminateThicknessControl)電鍍厚鍍管制(PlatingThicknessControl)阻抗量測(ImpedanceMeasurement)線寬蝕刻管制(LineWidthEtchingControl)Micro-strip-lineStrip-lineDual-strip-lineEmbededmicro-strip-lineMicrosectionInspectionMicrosectionInspectionMicrosectionInspectionT.D.R.Measurement名詞定義:

意指PCB之外層Trace,經一介電物質鄰接一整片平面(solidplane).Microstrip方式提供PCB上之RF壓制,同時也可容許比stripline較快之clock及邏輯訊號.此較快之clock及邏輯訊號是因為較小之耦合電容及較低之空載傳輸延遲.Microstrip的缺點是此PCB外部信號層會輻射RF能量進入環境,除非在此層之上下加入金屬屏蔽.MICRO-STRIPLINETAPOWER/GROUNDSIGNALW何謂“微條線”(Microstrip)?MICRO-STRIPLINETPOWER/GROUNDSIGNALWA名詞定義:

信號層介於兩個solidplane(Voltage或Ground)之間,可達到較佳之幅射防制,但只能用在較低之傳輸速度.因信號層介於兩個solidplanes之間,兩平面間會有電容性耦合,導致降低高速信號之邊緣速率(edgerate),Stripline

之電容耦合效應在邊緣速率快於1ns之信號上較為顯著.使用Stripline的主要效應是對內部trace之RF能量之完整屏蔽,因而對射頻輻射有較佳之抑制能力.何謂“條線式”(Stripline)?STRIPLINESIGNALWTAADPOWER/GROUNDPOWER/GROUNDSIGNALWTADPOWER/GROUNDPOWER/GROUNDASTRIPLINE名詞定義:何謂“介質常數”?

(DielectricConstant)

某一介質材料的電容ε,與相同條件下以真空為介質之電容εo,兩者之比值(ε/εo)

稱為該材料的介質常數DielectricConstant,又稱透電率Permittivity.日文名詞為誘電率.在傳訊頻率1MHZ下,傳統FR-4

基材之介質常數為4.5.每降低10%的Dk值,可以達成大約5%特性阻抗的提升.名詞定義:何謂“時域反射器”(TimeDomainReflectometry)?(簡稱TDR)

利用將入射波發出後,使所產生反射波的大小,與時間之關係,對不同長度的未知導體(包括一般的電纜線,電路板內的訊號線或是任何具特性阻抗的導線),量測其阻抗變化的一種裝置.

自主機延著所引出的傳輸線中,發射出一種“電壓”式的階梯波.該纜線係阻抗值為50Ω的精密同軸傳輸線,將以兩探針式的接點與PCB板邊測樣(COUPON)之特定通孔接觸,分別連接訊號層與接地層,對其訊號線進行“特性阻抗”值的量測.一旦訊號線中存在任何“缺陷”(如線路中的缺口,突出,針孔,壓痕…),導致特性阻抗值變化時,均將產生反射,而在波形上出現不穩定之起伏,於是可測到阻抗值變化,並有示波器可接收,顯示和分析此階梯波.阻抗計算公式MICRO-STRIPLINETAPOWER/GROUNDSIGNALW1Applications:LogicPCB,RF,MicrowaveCircuits87√εr+1.41Ln[]5.98*A0.8W+TZo=EMBEDEDMICRO-STRIPLINEPOWER/GROUNDSIGNALWTDA2用途:LogicPCB87√εr+1.41Ln[]5.98*A0.8W+TZo=εr=ε[1-exp(-1.55D/A)]

MS_介電常數(εr)4.1000

MS_線路寬度(W)0.0055

MS_電鍍銅厚度(T)0.0020

MS_P.P厚度(A)0.0052

MS_阻抗值(Zo)58.589

EM_介電常數(εr)4.1000

EM_線路寬度(W)0.0055

EM_線路銅厚度(T)0.0012

EM_P.P厚度(A)0.0040

EM_P.P厚度(D)0.0090

EM_阻抗值(Zo)54.4370.1<W/A<3.01.0<εr<150.1<W/A<3.01.0<εr<15阻抗計算公式DUALSTRIPLINEPOWER/GROUNDSIGNALSIGNALWTTAABPOWER/GROUND3用途:LogicPCBSTRIPLINESIGNALWTAADPOWER/GROUNDPOWER/GROUND4用途:LogicPCB,RFCircuits,Microwave60√εrLn[]4D0.67π(0.8W+T)Zo=Ln[]x[1-]Zo=1.9(2A+T)(0.8W+T)4(A+B+T)87√εrA

ST_介質常數(εr)4.1000

ST_線路寬度(W)0.0060

ST_電鍍銅厚度(T)0.0013

ST_P.P厚度(D)0.0220

ST_阻抗值(ZO)57.035

DS_介電常數(εr)4.1000

DS_線路寬度(W)0.0050

DS_線路銅厚度(T)0.0012

DS_P.P厚度(B)0.0250

DS_P.P厚度(A)0.0050

DS_阻抗值(Zo)53.442

TRANSMISSIONLINETYPES

MULTILAYERCROSSSECTIONMICROSTRIPEMBIDEDMICROSTRIPPOWER/GROUNDPLANESTRIPLINEPOWER/GROUNDPLANEDUALSTRIPLINEDUALSTRIPLINEPOWER/GROUNDPLANESTRIPLINEPOWER/GROUNDPLANEEMBIDEDMICROSTRIPMICROSTRIP