EDA课程设计报告彩灯控制器

1设计目的熟练掌握EDA技术利用计算机方面的课程解决专业课程方面点具体问题，达到解决问题，完成课程设计任务，培养实践的目的。2设计要求和任务利用所学的EDA设计方法设计彩灯控制器，熟练使用使用QUARTUSII应用软件，进一步学习使用VHDL语言、原理图等EDA设计方法进行综合题目的方法。功能要求:.要有多种花型变化（至少4种）..多种花型可以自动变换，循环往复..彩灯变换的快慢节拍可以选择..具有清零开关.3总体设计思路及原理描述功能描述在电路中以1代表灯亮,以0代表灯灭,由0,1按不同的规律组合代表不同的灯光图案,同时使其选择不同的频率,从而实现多种图案多种频率的花样功能显示。在该电路中只需简单的修改程序就可以灵活地调整彩灯图案和变化方式。下面就以一个十六路彩灯控制系统的实现为例进行简单说明。此十六路彩灯控制系统设定有六种花样变化,这六种花样可以进行自动切换,并且每种花样可以选择不同的频率。设计原理用VHDL进行设计，首先应该了解，VHDL语言一种全方位硬件描述语言，包括系统行为级，寄存传输级和逻辑门级多个设计层次。应充分利用DL“自顶向下”的设计优点以及层次化的设计概层次概念对于设计复杂的数字系统是非常有用它使得人们可以从简单的单元入手,逐渐构成庞大而复杂的系统。首先应进行系统模块的划分,规定每一模块的功能以及各个模块之间的接口。最终设计方案为:以一个十六路彩灯花样控制器、一个四频率输出分频器,一个四选一控制器和一个时间选择器总共四部分来完成设计。四选一控制器从分频器选择不同频率的时钟信号输送到彩灯花样控制器,从而达到控制彩灯闪烁速度的快慢,时间选择器控制每种速度维持的时间长短。整个十六路彩灯控制系统设计的模块图如图1所示

花形控制电路花形控制电路总体控制电路图一4分层次方案设计及代码描述子模块及其功能本次设计分为四个子模块，即十六路彩灯花样控制器、四频率输出分频器，四选一控制器和时间选择器，其子模块及其功能如下:四频率输出分频器在本次设计中，设计了六种花样，要求这六种花样以不同的频率显示，而只有一个输入的时钟信号，所以对所输入的时钟信号进行2分频,4分频，8分频，16分频，得到四种频率信号，CLKDIV模块用来完成此功能。时间选择器时间选择器实际上是两个分频器，其中一个频率是另一个频率的两倍。本来这两个分频器是可以在上述的四频率输出器中实现的，但为了方便地为四选一控制器提供不同的时间选择条件，就将这两个分频器独立开来。这两个输出的时钟信号组合起来就可以为四选一控制器提供00,01,10,11四个时间选择条件，如下图三所示。图二四选一控制器四选一控制器功能是从分频器中选择不同频率的时钟信号送给彩灯控制器，实现彩灯闪烁的频率变化。彩灯控制器彩灯控制电路是整个设计的核心，它负责整个设计的输出效果即各种彩灯图案的样式变化。该程序充分地说明了用VHDL设计电路的“弹”性，即可通过改变程序中输出变量Q的位数来改变彩灯的数目。其中，P1进程对灯闪的速clr:instd_logic;clr:instd_logic;--复位信号度控制有两种方式可改变灯闪的速度:一是改变外部时钟的赋值,二是改变信号U的位数。P2进程能进行彩灯的图案控制，改变s的位数即可改变要控制图案的数目,改变输出变量Q的组合即可变幻彩灯图案。最后,当各个模块均完成上述操作之后,即可利用MAXPLUS2的原理图输入,调用各个元器件（底层文件）,以原理图的形式形成最后的十六路彩灯显示系统（顶层文件），并且进行仿真。仿真通过，即可下载到指定的CPLD芯片里面，并进行实际连线,进行最后的硬件测试。当然,可以将各个模块所生成的元件符号存放在元件库中,用以被其它人或其它的设计所重复调用,以简化后面的设计。代码描述时序控制电路部分程序如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitytimecontrolis--定义实体port（clk:instd_logic;--时钟信号opt:instd_logic;--快慢控制信号clkout:outstd_logic--输出时钟信号);endtimecontrol;architectureoneoftimecontrolissignalclk_tmp:std_logic;signalcounter:std_logic_vector(1downto0);--定义计数器beginprocess(clk,clr,opt)beginifclr='0'then--清零clk_tmp<='0';counter<="00";elsifclk'eventandclk='1'thenifopt='0'then--四分频ifcounter="01"thencounter<="00";clk_tmp<=notclk_tmp;elsecounter<=counter+'1';endif;else--八分频ifcounter="11"thencounter<="00";clk_tmp<=notclk_tmp;elsecounter<=counter+'1';endif;endif;endif;endprocess;clkout<=clk_tmp;--输出分频后的信号endarchitectureone；4.2.2显示控制电路部分程序如下：libraryieee;useieee.std_logic_1164.all;entityshowcontrolisport(clk:instd_logic;--输入时钟信号clr:instd_logic;--复位信号led:outstd_logic_vector(15downto0));--彩灯输出endshowcontrol;architectureone1ofshowcontrolistypestatesis--状态机状态列举(s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15);signalstate:states;beginprocess(clk,clr)beginifclr='0'thenstate<=s0;led<="00000";elsifclk'eventandclk='1'thencasestateiswhens0=>state<=s1;led<="00001";whens1=>state<=s2;led<="10001";whens2=>state<=s3;led<="00010";whens3=>state<=s4;led<="10011”;whens4=>state<=s5;led<="00100";whens5=>state<=s6;led<="10101”;whens6=>state<=s7;led<=”00110”;whens7=>state<=s8;led<=”10111”;whens8=>state<=s9;led<=”01000”；whens9=>state<=s10;led<=”11001”；whens10=>state<=s11;led<=”01010”；whens11=>state<=s12;led<=”11011”；whens12=>state<=s13;led<=”01100”；whens13=>state<=s14;led<=”11101”；whens14=>state<=s15;led<="01110";whens15=>state<=s0;led<="11111";whenothers=>null;endcase;endif;endprocess;endarchitectureone1;4.2.3顶层电路部分程序如下：libraryieee;useieee.std_logic_1164.all;entityrootisport(clk:instd_logic;clr:instd_logic;opt:instd_logic;led:outstd_logic_vector(15downto0));--八路彩灯输出endcolorled;architectureone3ofrootiscomponenttimecontrolis--定义元件：时序控制电路port(clk:instd_logic;clr:instd_logic;opt:instd_logic;clkout:outstd_logic);endcomponenttimecontrol;componentshowcontrolis--定义元件：显示电路port(clk:instd_logic;clr:instd_logic;led:outstd_logic_vector(15downto0));endcomponentshowcontrol;signalclk_tmp:std_logic;beginu1:timecontrolportmap(clk=>clk,clr=>clr,opt=>opt,clkout=>clk_tmp)；--例化时序控制模块u2:showcontrolportmap(clk=>clk_tmp,clr=>clr,led=>led);--例化显示电路模块endarchitectureone3;

5各模块的时序仿真图时序控制电路timecontrol的仿真图如下:2.51壬2.盟w2.99te3.5lsIlliHarter2.51壬2.盟w2.99te3.5lsIlliHarterlingBar：IB.325je一七!口打2班！eStart：ViluialLB.Sas金&1.丁二r二r二r二r二r二匚丁二r二r二r二r二匚丁二r二r二r二r二r二r二r二rBd.nn图三功能：时序控制电路metronome的功能是，用OPT控制输入信号CKL_IN的快慢节拍。而CLR是控制开关。且从图中可以看出，当复位信号为高电平时，电路时钟输出清零，当快慢信号OPT为低电平时，时序控制电路四分频起作用，当快慢信号OPT为高电平时，时序控制电路八分频起作用，仿真结果符合电路

要求。显示控制电路showcontrol的仿真图如下:„0ps工％止5.12us7.68as10.2412.815.36姓17,92as30.啮止23.0425.620y「।।।।II।।।।Iaie:15.65二J_j0elk_nr_nnnr_ATr_Timnr_nRr_nnn___nnnnnjdriiiiiiiiiiii：...0]l>3...1]-4...2]I，I：：31：：：111：h：!：।।ii।।।।।।।।।।।।।।।।।।।।।।।iiii।ii।।।।।।।।।।।।।।।।iii।।।।।iiii3...3]।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।iiii…4]i।।।।।■I।।h■।।।।।।।।।।।।।■_/T...5]।।।।।l_/8...6]...I]~10...8]■I・-Ih■iiiiiiiiii।।।।।।।।।L>LI...9]।~12...0]1，1：：3：：：：：：：：；|：!：...1]-14...2]Iiil>15...3]iiiiiiii~16…4]I，I：：31：：：111：：i：!：।iiiiii।ii।।।।।।।।।।।।।।।।iii।।।।।iiiiiii।ii।।।।।।।।।।।।।।।।iii।।।।।iiiiL>LI...5]■।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।iiii।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।।iiii图四功能：显示控制电路showcontrol的功能是控制花形的。且从图中可以看出，当复位信号有效时彩灯输出为零，否则，显示电路在十六种不同状态间转换。5.3顶层电路root系统的仿真图如下:Js一山—6Js}I厂!:|Js一山IJ3Js一山—6Js}I厂!:|Js一山IJ3-III-1■JJ5uoI,z0VIIIfirna0工叩田叩，『川『”•厂口田用0工叩田叩，『川『”•厂口田用11口町口口口)’1111刀图五广elk0led7曰leefi0晡0Ied40Ied3厘Ied2值Ied10岫_/|xs:ii2|led功能：整个电路root系统是把showcontrol与timecontrol综合成一个电路。且从图中可以看出，从图中可以看出当OPT为高电平时彩灯状态转换慢，为低电平时转换要快，当复位信号有效时，所用输出都清零。6总结通过这次课程设计使我懂得了理论与实际相结合是很重要的，通过这次的课程设计，发现自己的实践经验还是不足的，以后多应