计算机组成原理第三章课后题参考答案

《计算机组成原理》第三章课后题参考答案(总6页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--PAGEPAGE8第三章课后习题参考答案1． 2032该存储器能存储多少个字节的信息512K×8SRAM需要多少位地址作芯片选择解：1）∵2M：1M×32/8=4MB（2）（1024K/512K）×（32/8）=8（片）（3）需要1位地址作为芯片选择。16K×8DRAM64K×32画出该存储器的组成逻辑框图。DRAM128128×82ms，/μSCPU1μS解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）416K×32位的存储区，有A-A作为片内地址，用AA经2：4码器产生片选信号，逻辑框图如下所示：码器产生片选信号，逻辑框图如下所示：（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为，如果采用集中刷新，有64us的死时间，肯定不行；所以采用分散式刷新方式：设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=( s)取存储周期的整数倍 s的整数倍则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为t

MAXtMAX

＝×2－＝(μS)对全部存储单元刷新一遍所需时间为tRt＝×128=64(μS)R1024K×32128K×8DRAMDRAM设计此存储体组成框图。DRAM512256×8采用分散式刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少解：（1）总共需要DRAM芯片数为：N=（1024K/128K）×（32位/8位）=32（片）（2）此存储体组成框图(3)如果选择一个行地址进行刷新，刷新地址为A-A，因此这一行上的256×80 8个存储元同时进行刷新，即在8ms内进行512个周期。在8ms中进行512次刷新操作，按分散刷新方式8ms/512=刷新一次。两个控制端：当有效时，该片选中。当=1时执行读操作，当=0256K×16SRAM1024K×32两个控制端：当有效时，该片选中。当=1时执行读操作，当=0时执行写操作。解：所设计的存储器单元数为1M，字长为32，故地址长度为20位（A~A），256K1619 018（A~A）。由此可用位并联方式与地址串联方式相结合的方法组成组17 0成整个存储器，共8片RAM芯片，并使用一片2：4译码器。其存储器结构如图所示。RAM和信号控制端。CPUA-A15 00000H-3FFFHROMRAM和信号控制端。CPUA-A15 0D15-D0，控制信号为R/(读/写)，D15-D0，控制信号为R/(读/写)，(访存)，要求：ROMRAMCPU解：（1）依题意，主存地址空间分布如下图所示，ROM区16K×16位；10片的8K×8位RAM片组成40K×16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用AA15 13下:（2）ROM和RAM与CPU连接图：64M64位，模块数m8T100ns64τ=50ns8解：信息总量：q=64位×8=512位tt=mT=8×100ns=8×10 (s)2t=T+(7-1)*max{t=T+(7-1)*max{,T/=100+7×50=×10 (s)1W=q/t=512÷（8×1022W=q/t=512÷（8×1022）=64×10（位/S）W=q/t=512÷（×1011）=×10（位/S）CPUcache2420次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。解：先求命中率hh=N/(N+N )＝2420÷(2420＋80)＝c c m则平均访问时间为tat＝h×t+(1-h)×t =×40＋×240＝(ns)a c mcache/主存系统的效率为ee＝t/t=40/＝％c acache40ns200ns，ca