电子技术基础数字部分

2、)编 的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。：将10个编码输入信号分别编成10个4位：将8个输入的信号分别编成8个3位二进如BCD编码输出。如8线-3线编制数码输出；二进制编

的结构框Yn-I2n

1I0

Y0I1

二进制Y1编2n

个输入n位二进制码输3、)编

的分类：普通编 和优先编

。普通编：任何时候只允许输入一个有效编码信号，否则输出就会发生。优先编：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编能按预先设定的优先级别，只对其中优先权最高的一个进行编码。(1)

普通编

(4线─2线编

)0

0

0

100

0Y1Y0I0I1I2I3（a）逻辑框图4输入1

11

1

0（2）逻辑功能表I0

I1

I2

I3

Y1

Y01

0

0

0

0

00

1

0

0

0

11、编的工作原理进制码出输二编的输入为高电平有效。Y

0

I

0

I

1

I

2

I

3

I

0

I

1

I

2

I

3Y

1

I0

I

1

I

2

I

3

I0

I

1

I

2

I

3Y

1

I0

I

1

I

2

I

3

I0

I

1

I

2

I

3Y

0

I

0

I

1

I

2

I

3I

0I

1I

2I

31111

I

0

I

1

I

2

I

3&&&≥

1≥

1Y

0Y

1&该电路是否可以再简化？23456890S0S11S2S3S4S5S6S77S8S9VCC

1kΩ×

10&&&&≥

1&GSDCBA控制使能标志逻辑图(2.)键盘输入8421BCD码编输出代码2.键盘输入8421BCD码编（2）功能表输入输出S0S1S2S3S4S5

S6S7S8S9ABCDGS111111

111100000111111

111010011111111

110110001111111

101101111111111

011101101111110

111101011111101

111101001111011

111100111110111

111100101101111

111100011011111

111100001该编为输入低电平有效普通4

线─2线编电路存在问题?I0I1I2I31111&&&≥1≥1Y0Y1&当所有的输入都为1时，Y1Y0

=

？Y1Y0

=

00?无法产生有效编码输出。普通编不能同时输入两个已上的有效编码信号3.优先编优先编 的提出：普通编 如果有两个或 输入信号有效，将会出现输出

。

必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编

。(2)优先编 线(4─2

线优先编

)（设计）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为

I3

~

I0输入为编码信号I3~

I0

输出为Y1

Y0输

入输

出I0I1I2I3Y1Y0100000×10001××1010×××1111列出功能表2写出逻辑表达式Y1

I2

I3

I3Y0

I1

I2

I3

I3（3）画出逻辑电路（略）高低2

集成电路编优先编

CD4532的示意框图、引脚图1Y2I0I1I2I3I4I5I6I7EIEOGSCD4532Y0YI4I5I6I7EIY2Y1GNDVCCEOGSI3I2I1I0Y0I1CD4532电路图I211111111111≥1≥1≥1≥1≥1≥1≥1&&1&1&&1≥1≥1&1GS1EO11&I7I6I5I4I3I0EIY2Y1Y0EI=1，电路工作，输入I0~

I7分别有高电平输入时，3.A2

A1

A0为I0~

I7的编码输出，GS

=0

，EO

=1。输

入输

出EII7I6I5I4I3I2I1I0Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××LLLHLHLH××××L×LLHLHHLLH×××××LHLLHHLLLH××××LHHLHHH×××××LLLHL×H××××HHLLLHLLHHH×LLLLLH×HHLLHHLLLLLLLHHHHHH,其逻辑图如下图所示，试分析其工用二片CD4532构成16线-4线优先编作原理。。2I2

I0I3

I1Y0(II)Y2

Y1I7

I6

I5

I4EIGSI4

I3Y0Y2

Y1I2

I1

I0(I)

EOI7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A10A9

A8A7

A6

A5

A4

A3

A2

A1

A0GS2GSGS1G3G2G1G0L≥1≥1≥1≥100

0

0000

0

00000无编码输出00。2I2

I0I3

I1Y0(II)Y2

Y1I7

I6

I5

I4EIGSI4

I3Y0Y2

Y1I2

I1

I0(I)

EOI7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A10A9

A8A7

A6

A5

A4

A3

A2

A1

A0GS2GSGS1G3G2G1G0≥1≥1≥1≥11允许0

0

001000 ~1110000允许00若无有效电平输入0111Ⅱ的优先级高于片I。II)I2

I0I3

I1Y0Y2

Y1I7

I6

I5

I4EIGSI4

I3

I2

I1

I0Y2

Y1)

EOY0I7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A10A9

A8A7

A6

A5

A4

A3

A2

A1

A0GS2GSGS1G3G2G1G0L3≥1≥1≥1≥11允许0

0

01

1

1100

0

0100000若有效电平输入11114.4.2译

/数据分配器1

译 的概念与分类译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)译译：具有译码功能的逻辑电路称为译

。的分类：将一系列代码转换成与之一一对应的有效信号。二进制译二—十进制译显示译常见的唯一地址译

：唯一地址译代码变换器将一种代码转换成另一种代码。译 的功能：将每个输入的二进制代码译成对应的高、低电平信号。译功能表ABY0

Y1

Y2Y3001

0

00010

1

00100

0

10110

0

010

0

0

100

011

11

1

00编0逻辑功能表I0

I1

I2

I3

Y1

Y00

0

00

1

0

0

0

12.2线-4线译的逻辑电路(分析）L

H

L

HHL

H

H

HLL

L

L

LHL

L

H

HH功能表输

入 输出EI

A

B

Y0

Y1

Y2

Y3H

×

×

H

H

H

HH

HL

HH

LH

HEI1A11&&&&y0y1y2y3BY

1

EI

A

BY

3

EI

ABY

0

EI

A

BY

2

EI A

B3、 集成电路译（1.）

二进制译x0

x1xn-1y0

y1yn1EI使能输入二进制译n

个输入端2n个输出端使能输入端

EI设输入端的个数为n，输出端的个数为M则有

M=2n当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。(1.)二进制译HH输

入功能表输出E

A

B

Y0

Y1

Y2

Y3×

×

H

H

HL

L

L

L

H

H

HL

L

H

H

L

H

HL

H

L

H

H

L

HL

H

H

H

H

H

L(1.)74HC139集成译1/2

74x139Y0Y1Y2Y3EA0A1A0A1Y

0Y

1Y

2Y

3EY0Y1

A0Y2A1Y3A0A1Y

0Y1Y2Y3E1/2

74x139E111&&&&Y0Y1Y3A1A

0Y0Y2

Y2Y1Y3E逻辑符号说明

74x139逻辑符号框外部外部输入或输出信号名称，字母上面的“—”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量(如)上面的“—”号参与运算(如E变为E

)，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。的

E

、Y

~

Y

作为符号，表示0

3(2)74HC138(74LS138)集成译示意框图Y0Y1Y274HC138Y3Y4Y5Y6Y7E3E2E1A0A1A2A0A1A2E1E

2E3Y

7GNDVCCY

0

Y1Y

2Y

3Y

4Y

5Y

6引脚图74HC138(74LS138)集成译逻辑图YE350167211Y

0Y

1Y

2Y

3111&&&&&&&111Y

45YY

6

Y

7

&

&

&&&&&&&&3个编

码

1输入端8个译码

输出端3个控制端74HC138集成译

功能表不工作HH

H

H

H

HH

H

H

H

H

HH H

H

H

H

H

HH

H H

H

H

H

HH

H

H H

H

H

HH

H

H

H

L

H

H

HH

H

H

H

H

L

H

HH

H

H

H

H

H

HH

L

L

H

H

H

H

H

H

H

H

H

H

LHY7Y3

Y4

Y5

Y6出L输入输E3

E2

E0

A2

A1

A0

Y0

Y1

Y2H

H

H

H

H

H

HH

H

H

H

H

H

HH

H

H

H

H

H

HH

L

H

H

H

H

H

HH

H H

H

H

H

HH

H

H H

H

H

HH

H

H

H H

H

HH

H

H

H

H H

HH

H

H

H

H

H

HH

H

H

H

H

H

HHH×

×

×

×

××

X

H

×

×

×L

×

×

×

×

×Y

0

C

B

AY

1

C B

AY

2

C

B

AY

3

C

B

AY7

CBAY6

C

B

AY5

C

B

AY4

C

B

AE3

E2

E0

A2

A1

A0

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7H

(C

B

A)

H

H

H

H

H

H

H

HY

1

C B

AY

0

C B

A

=m0=m1Y4

C

B

AY5

C

B

A=m4=m5Y

2

C

B

AY6

C

B

A

=m6=m2=m3Y

3

C

B

AY7

CBA=m73线–8线译的Y0~Y7

是三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。例1

用一片3线–8线译74HC138实现函数L

1

A

C

A

B

C

A

B

CL

2

B

C

A

B

CL

3

A

B A

B

C

A

B

C

A

B

C

m

6

m

4

m

3

m

5m

3

m

5A

B

C

A

B

C

m

6

m

4解：L1L

1

m

6

m

4

m

3

m

5

Y

6Y

4

Y

3

Y

5+5VA

A0A1A2E1E2E3BC&L1Y0Y1Y

2Y

3Y4

Y5Y

6Y7L

2

A

B

C

A

B

C

A

B

C

m

1

m

3

m

7

m

1

m

3

m

7L

3

A

B

C

A

B

C

A

B

C

m

2

m

3

m

5

m

2

m

3

m

5L2

m1

m

3

m

7

Y1

Y3

Y7L

3

m

2

m

3

m

5

Y

2

Y

3

Y

5L2

m1

m

3

m

7

Y1

Y3

Y7Y

3

Y

5L

3

m

2

m

3m

5

Y

2A0A1A2E1E2Y0Y1Y

2Y3Y4Y5

Y

6Y7E3&&&L3L1L2+5VABC例2

已知下图所示电路的输入信号的波形试画出译输出的波形。EABCY0Y1Y7Y2Y3Y4Y5Y6Y0Y1Y274HC138Y3E3E2E1+5VEY0Y1

Y2Y3Y4

Y4Y5

Y5Y6

Y6Y7

Y7AB..

A0C.

A1A274138的应用举例-用74HC138组成数据分配器数据分配器示意图Y0Y1数据输入Y7通道选择信号数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。例：用译实现数据分配器Y2=(E3

E2

E1)

A2

A1

A0

=DY3=(E3

E2

E1)

A2

A1

A0=

DY1=(E3

E2

E1)

A2

A1

A0=

D74HC138Y3Y4Y5Y6Y7A0A1A2+5V

E3D=E2

E2E1E1Y0Y0100Y0Y1Y

Y274HC138译作为数据分配器时的功能表输

入输

出E3E2E1Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7LLXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD输

入

输

出B4

B3B2B1B0L0L1L2L3L4L27L28L29L30L31000000111111111000011011111111000101101111111000111110111111001001111011111011111011111011111011111011011111111110011111111011111111110111111111111111…………B4

B3

=00 B2

B1

B0

=000

~111时，L0

~

L7B4

B3

=01 B2

B1

B0

=000

~111时，L8

~

L15Y

0Y

1+5

VY

274H

C

138

Y

3Y

6Y

7EE

1A

0A

1A

21

/2

74H

C

1

39…………B

1B

2(0

)EA

0A1L

24L

0L

7L

8L

15L

16L

23L

31Y

0Y

1Y

274H

C

1

38

Y

3Y

4Y

5Y

6Y

7EE1A

0A

1A

2(I)Y0Y

1Y

274H

C

1

38

Y

3Y

4Y

5Y

6Y

7EEE

1A

0A

1A

2Y

0Y

1Y

2Y3Y

4E

3E74H

C

138A

0A

1A

2(II)(III) Y

5Y

6Y

711

Y

0

1Y

1

1Y

2

1Y

3

0EEE

2

工作Y

4Y

5B

0（2.）

集成二–十进制译

——7442功能表对于BC

D代码以外的伪

码（1010～1111这6个代码）Y0～Y9均无低电 平信号产生。L

H

H

H

H

H

H

H

H

HH

HH

H

HH

H

H

HH

H

H

H

HH

H

H

H

H

HH

L

H

H

H

H

H

H

H

HL

H

H

H

H

H

H

HL

H

H

H

H

H

HL

H

H

H

H

HL

H

H

H

HL

H

H

HH

H

H

H

H

H

H

L

H

HH

H

H

H

H

H

H

H

L

H0123456789L

L

L

LL

L

L

HL

L

H

LL

L

H

HL

H

L

LL

H

L

HL

H

H

LL

H

H

HH

L

L

LH

L

L

HH

H

H

H

H

H

H

H

H

L3.七段显示译计数器译驱动器KHz显示器脉冲信号（1）最常用的显示器有：半导体发光二极管和液晶a显示器。abcdefg共阳极显示器abcdefg共阴极显示器bcdfge显示器分段布局图脉冲信号计数器译驱动器显示器KHzabcdg共阴极显示器abcdefga

b

c

d

e

f

g1

1

1

1

1

1

00

1

1

0

0

0

01

1

0

1

1

0

1fe74HC4511逻辑功能表字形输出输

入十进制或功能LE

BL3D2

D1

D0a

b

c

d

e

f

g0

L

H

H

L

L

L

L

H

H

HH

H

H

LL

H

H

L

L

L

H

L

H

H

L

L

L

LL

H

H

L

L

H

L

H

H

L

H

H

L

HL

H

H

L

L

H

H

H

H

H

H

L

L

HL

H

H

L

H

L

L

H

H

H

H

H

H

LL

H

H

L

H

L

H

L

H

H

L

L

L

LL

H

H

L

H

H

L

H

H

H

H

L

L

H7

L

H

H

L

H

H

H

H

H

LH

H

L

HL

H

H

H

L

L

L

L

L

L

L

L

L

LL

H

H

H

L

L

H

L

L

L

L

L

L

L十进制输入输出字或功能abcdefg形LE

BL3

D2D1

D010LHHHLHLLLLLLLL熄灭11LHHHLHHLLLLLLL熄灭12LHHHHLLLLLLLLL熄灭13LHHHHLHLLLLLLL熄灭14LHHHHHLLLLLLLL熄灭15LHHHHHHLLLLLLL熄灭灯测试XXLXHH

H

H

H

H

H灭灯锁存XHLHHHXXXXXXXXLLL*LLLL熄灭*试用74HC4511和必要的门电路构成24小时及分钟的译码电路，并将小时 的零熄灭。H7

H6

H5

H4110(0)(I)(II)(III)a~ga~ga~ga~gLE

A3LTBLLTBLLE

A3A2

A1

A0LE

A3LTBL≥1H3

H2

H1

H0M7

M6

M5

M4M3

M2

M1

M04511×4(III)A2

A1

A04511×4(II)LT

4511×4BL

(I)LE

A3

A2

A1

A04511×4(0)A2

A1

A04.3.3

数据选择器1、数据选择器的定义与功能数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称

“多路开关”。数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。通道选择数据输出I0I1I

2

n

14选1数据选择器（1）逻辑电路111&≥1Y4

路数据输入端2

位地址码输入端使能信号输入端，低电平有效1路数据输出端4选1数据选择器（2）工作原理及逻辑功能功能表EI111D0D1D2D321

1B

A输

入输出Y使能EN地址B

A10000×

×0

00

11

01

10D0D1D2D3&≥1Y0=0Y

D0

BAEI

D1BAEI

D2

BAEI

D3BAEI

EI

(m0

D0

m1D1

m2

D2

m3D3

)1、 集成电路数据选择器74HC151的逻辑图D1111111&&&&&&&&&&≥1≥12个互补输出端74LS151的逻辑图1个使能输入端

8

路数据

输入端3

个地址输入端输

入输出使能E选择S2

S1

S0YYHLH

L

LLL

D

0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表7i

ii0当E=1时，Y=1。当E=0时，Y的表达式为:Y

m0

D0

m1D1

m2

D2

m3

D3m4

D4

m5

D5

m6

D6

m7

D7

m

D2、74HC151示意框图YYE74HC151D7D6D5D4D3D2D1D0S2

S1

S074LS151功能框图5、数据选择器74LS151的应用（1）数据选择器组成逻辑函数产生器当E=0时：输出Y的表达式为:7

m

0

D

0

m1

D1i

0

m

2

D

2

m

3

D3

.....m

7

D

7Y

m

i

Di当D0

=D3=D5

=D7=0D1

=D2=D4=D6=1

时：Y

m1

m2

m4

m6当D0

=D3=D5

=D7=1D1

=D2=D4=D6=0

时：Y

m0

m3

m5

m7D

7YYE74LS151D6D5D4D3D2D1D0S2

S1

S0控制Di

，就可得到不同的逻辑函数。例1

试用8选1数据选择器74LS151产生逻辑函数L

XYZ

XYZ

XYL

XYZ

XYZ

XYZ

XYZ

m3

m5

m7

m64

4

5

5

6

6Y =m0D0+

m1D1+

m2D2+m3D3+m

D +

m

D

+

m

D +

m7D7L=m3+

m5+

m6+

m7E=0 X=S2,

Y=S1,

Z=S074HC151D0D1D2

D3D4

D5D6

D7

ES2S0S1LYXY

Z解：01比较Y与L，当D3=D5=D6=D7=1Y=LD0=D1=D2=D4=0时，利用8选1数据选择器组成函数产生器的一般步骤a、将函数变换成最小项表达式b、将使器件处于使能状态(E=0)c、地址信号C、B、A

作为函数的输入变量d、处理数据输入D0~D7信号电平。表达式中有mi相应Di

=1，其他的数据输入端均为0。8选1数据选择器位的扩展:用两片74151组成二位八选一的数据选择器输入：D10D00D1

D01D12D02。D17D07=D

D输出：Y1Y0=D10D00=D11D0112

02=D17D07通道选择数据输出数据输出D00D01D07D10D11D17Y0Y110D ~

D17ES2SS10D0

YD1

74HC151D2D3D4

YD5D6D7ES2SS10D0

YD1

74HC151D2D3D4

YD5D6D7S2S1SS0D00D01D02D03D04D05D06D07Y0Y1Y

0Y

1D0D1D2D3D4D5D6D7S0S2S1EY74HC151YED10D11D12D13D14D15D16D17D0D1D2D3D4D5D6D7S0ES2S1Y74HC151YD00

~

D074、用8选1数据选择器的扩展为16

8选1数据选择器16选1数据选择器数据输入端：16路（D0~D15）通道地址码：4位（DCBA）DCBA=0000~0111Y=

D0~D7DCBA=1000~1111Y=

D8~D15通道选择数据输出D0D1D7D8D9D15Y用8选1数据选择器的扩展为16

选1数据选择器的电路连接DCBAD

0D1DD

23D

4D

5D

6D

7D

2D

3D

4D

5D

6D

7ES2S1S0D

0D

1Y74H

C

151YD

8D9D10D

11D

12D

13D

14D

15YD

3D

4D

5D

6D

7ES2S1S0D

0D

1D

2Y1YY≥

1&5、数据选择器74LS151的应用（2）用8选1数据选择器实现并行数据到串行数据的转换CP0L001110tt000001010011100101110111000=D0=00LQ

2Q

1计数器

Q

0CPD

0

D

1

D

2

D

3

D

4

D

5

D

6

D

7S

2S

1S

0E74H

C

151Y入0

1

1

0

1并1

04.4.4

数值比较器1. 1位数值比较器数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。(设计)输入：两个一位二进制数

A、B。输出：F

A>B

=1，表示A大于BFA<B

=1，表示A小于BFA=B

=1，表示A等于B真值表BA11&&≥1FA＞BFA=BFA＜B1位数值比较器的逻辑图输

入输

出A

BFA>B

FA<B

FA=B0

11

01

10

1

01

0

00

0

1逻辑表达式=

A

BF

A>BFA<

B

=

A

BFA=B

=

A

B

+

AB2、2

位数值比较器：比较两个2

位二进制数的大小输入：两个2位二进制数—A=A1

A0

、B=B1

B0真值表001A0

<

B0A1

=

B1A1

=

B1A1

=

B1

A0

=

B0

0

00A1

<

B1

×0A1

B1

A0

B0A1

>

B1

×FA>B

FA<B1

00

1A0

>

B0

1

00

1FA=B输

入

输

出逻辑表达式FA>B

=

(A1>B1)

+

(

A1=B1)(A0>B0)FA<B

=

(A1<B1)

+

(

A1=B1)(A0<B0)FA=B=(A1=B1)(A0=B0)当

（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当 相等时，两数的比较结果由低位比较的结果决定。FA>B

=

(A1>B1)

+

(

A1=B1)(A0>B0)FA<B

=

(A1<B1)

+

(

A1=B1)(A0<B0)FA=B=(A1=B1)(A0=B0)两位数值比较器逻辑图A1B1A0B01

位数值比较器1

位数值比较器A1＞B1A

=B1

1A1＜B1A0＞B0A0=B0A0＜B0G1G2&&G3&≥1≥1FA＞BFA=BFA＜B多位数值比较器的设计原则先从

比起,

不等时，数值的大小由

确定。若

相等,则再比较低位数,比较结果由低位的比较结果决定。3

集成数值比较器(1.)集成数值比较器74HC85的功能74HC85是四位数值比较器，其工作原理和两位数值比较器相同。A1

B1A2

B2

A3

B3A0B0IA＞BIA＜BIA=BFA＜BFA=BFA＞B74HC85B3IA＜

BIA=BIA＞

BFA＞

BFA=BFA＜

BGNDVCCA3B2

A2A1B

1A0B074HC85的引脚图74HC85的示意框图输

入输

出A3

B3

A2

B2

A1

B1

A0

B0

IA>B

IA<B

IA=BFA>B

FA<B

FA=BA3

>

B3

×

×

×

×

×

×A3

<

B3

×

×

×

×

×

×H

L

LL

H

LA3

=

B3

A2

>

B2

×

×

×

×

×A3

=

B3

A2

<

B2

×

×

×

×

×H

L

LL

H

LA3

=

B3

A2

=

B2

A1

>

B1

×

×

×

×A3

=

B3

A2

=

B2

A1

<

B1

×

×

×

×H

L

LL

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

>

B0

×

×

×A3

=

B3

A2

=

B2

A1

=

B1

A0

<

B0

×

×

×H

L

LL

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

H

L

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

L

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

×

×

HH

L

LL

H

LL

L

HA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

H

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

L

L

LL

L

LH

H

L4位数值比较器74HC85的功能表2.

集成数值比较器的位数扩展用两片74HC85组成8位数值比较器（串联扩展方式）。输入:A7

A6A5A4A3

A2A1A0、B7B6B5B4B3

B2B1B0输出:FA

BFA

B

FA

B低

4

位高

4

位001

A0

B0

A1

B1

A2

B2

A3

B3A4

B4

A5

B5

A6

B6

A7

B7A3

B3A1

B1

A2

B2A3

B3A0B0IA＞BIA＜BIA=BFA=BFA＜BFA＞BA0

B0IA＞BIA＜BIA=BFA＜BFA=BFA＞BFA＜BFA=BFA＞B片A1

B1

A2

B2低位片输出在位数较多且要满足一定的速度要求时采取并联方式，它比串联扩展方式工作速度快。用两片74HC85组成16位数值比较器（串联扩展方式）。

010A0

B0

A1

B1

A2

B2

A3

B3A4

B4

A5

B5

A6

B6

A7

B7A1

B1

A2

B2

A3

B3A0

B0

A1

B1

A2

B2

A3

B3A0

B0IA＞BIA＜BIA=BFA=BFA＜B

FA＞BC0IA＞BIA＜BIA=BFA＜BFA=BFA＞BFA=BFA＜B

FA＞B片输出01

0A0

B0

A1

B1

A2

B2

A3

B3A4

B4

A5

B5

A6

B6

A7

B7A1

B1

A2

B2

A3

B3A1

B1

A2

B2

A3

B3A0

B0IA＞

BIA＜BIA=BFA=B

FA＜B

FA＞B低位C0

片A0

B0IA＞BIA＜BIA=BFA=BFA＜BFA＞BC1FA＜BFA

BFA＞BB11A11~B8A8B7A7~B4A4B15A15~B12A12B3A3~B0A0用74HC85组成16位数值比较器的并联扩展方式。B0

A0IA＜BIA=BIA＞BFA＜BFA＞BC3B3

A3

B2

A2

B1

A1B15

A15

B12

A12B8

A8IA＜BIA=BIA＞BFA＜BFA＞BC2B3

A3

B2

A2

B1

A1

B0

A0B4

A4B0

A0IA＜BIA=BIA＞BFA＜BFA＞BC1B3

A3

B2

A2

B1

A1

B0

A0IA＜BIA=BIA＞BFA＜BFA＞BC0B3

A3

B2

A2

B1

A1

B0

A00B3

A3

B2

A2

B1

A1BA00010010010010

0

1F

FFA=BC4IA＜BIA=BIA＞BB3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12输出1

1

0

1+

1

0

0

1

1

0

0

1

1

0

1

1

0@在两个1位二进制数相加时，不考虑低位来的进位的相加---半加@在两个二进制数相加时，考虑低位进位的相加---全加加法器也因此分为半加器和全加器两种。.5算术运算电路1两个4

位二进制数相加:作业4.5.14.5.6、半加器和全加器ABSCHA半加器全加器FAAiBiCi-1

CiSi（1）

1位半加器（Half

Adder）不考虑低位进位，将两个1位二进制数A、B相加的器件。图4.5.1(a)&&&&1ABSC半加器的真值表逻辑表达式S

ABABC

=

AB逻辑图（2）

全加器（Full

Adder）全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。SiAiCi-1逻辑表达式Bi0

1

0

11

0

1

00

0

1

00

1

1

1CiAiCi-1Bi全加器真值表1

10

11

011

00

01

1

11

1

01

0

1

0

11

0

00

1

1

00

1

00

0

1

1

0000ii

i-1

iA

B

C

S

CiCi

Ai

BiAiBiCi-1111SiCi≥1≥1&&逻辑图Si

AiBiCi1

AiBiCi1

AiBiCi1

AiBiCi1图

4.5.3

(b)A

iB

iC

i

-

1C

iS

i∑C

IC

O

Bi

Ci

1

AiCi

1逻辑符号逻辑表达式（用与或非门实现）采用包围0的方法进行化简得：用尽少的门电路组成全加器逻辑图AiBi=1&&&Ci-1=1SiCi逻辑表达式Si

AiBiCi1

AiBiCi1

AiBCi1

AiBiCi1(Ai

Bi)Ci1

(Ai

Bi

)Ci1Si

Ai

Bi

Ci

1Ci

AiBi

AiCi1

BiCi1C

i

A

i

B

i

A

i

B

i

C

i

A

i

B

i

C

i

A

i

B

i

(

A

i

B

i

)

C

i如何用两个半加器加上合适的逻辑门构成一个全加器？A0B0A1B1A2B2A3B3S0S1S2S30C-1C3C0C1C2FA0FA1FA2FA31

1

0

100

10

1+1

101

0

1 1

02、多位数加法器如何用1位全加器实现两个四位二进制数相加？A3

A2

A1

A0

+

B3

B2

B1

B0

=?（1）串行进位加法器低位的进位信号送给邻近 作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。串行进位加法器运算速度不高。（2）超前进位加法器提高运算速度的基本思想：设计进位信号产生电路，在有每位的加数和被加数时，同时获得该位全加的进位信号，而无等待从最低位开始向

逐位传送进位信号。定义第i位的进位信号（Ci

）：Ci

Ai

Bi

(

Ai

Bi

)Ci1定义两个中间变量Gi和Pi

：Gi=

AiBipi

(

Ai

Bi

)Si

Ai

Bi

Ci

1Ci=

Gi＋Pi

Ci-1pi

(

Ai

Bi

)4位全加器进位信号的产生：Ci=

Gi＋Pi

Ci-1C0=

G0+P0

C-1C1=

G1+P1

C0Gi=

AiBi=

G1+P1

G0+

P1P0

C-1C2=

G2+P2

C1=

G2+P2

G1+

P2

P1

G0+

P2C3=

G3+P3

C2P1

P0C-1=

G3+P3

（G2+

P2

C1

)=G3+P3

G2+P3P2

C1=G3+P3