文献总结报告

PCMOSbayesfpgaFixed arithmeticonabudget：Comparingprobabilisticand,201053rdernationalMidwestiumonCircuitsandPCMOSbayesfpgaFixed arithmeticonabudget：Comparingprobabilisticand,201053rdernationalMidwestiumonCircuitsandpcmosHSPICE降低cmos供电电压引起错误的原因有两个：一是供电电压低于noise-marginbarrier（噪声门限,UT<0:05Vdd，使得热噪声影响了输出；二是针对仿真利用HSPICE（RMS通过仿真对比了16bit表示的定点数和降低了位宽后的定点数全加器的pcmos应用于定点计算的新思路：减少位宽能使定点数全加器在同样的供电电压下获得更高的正确概率，相当于在energysavings，errorratetradeoff中，增加了计算精度（降低位宽）MingofProbabilisticRipple-Carry2010Fifth本文提出了一种纯数学公式推倒式的,求取4bitPCMOSHSPICESynopsis90nmTSMC180nmbufferfilter4-bit加法器，结果与公式利4-bit。20%Ageneralmathematicalofprobabilisticripple-carryDesign,Automation&TestinEuropeConference&Exhibition(DATE),跟上一篇文章是同一个作者，同样是通过公式计算多bit全加器的错误概率。在每个加法器的错误概率上增加了一个参数k，用于表示加法器38种状态，P（跟上一篇文章是同一个作者，同样是通过公式计算多bit全加器的错误概率。在每个加法器的错误概率上增加了一个参数k，用于表示加法器38种状态，P（s/c,k）sumcout位的输出8次得到关4-bit加法器的数据，而是只给出了8bit8bit的低4位计算与仿真结PCMOS8种情况在仿真时并没有明显区别，仿真结果没有明显改善。在公式中将单个加法器的错误概率按不同输入分开考虑是种新思路，但利用的以上三篇文章都是将PCMOS应用于加法器中，第一篇是在定点计算中通过FaultTolerantDesignforerHierarchicalotion2011IEEE/IFIP ernationalConferenceonVLSIandSystem-on-pcmosestimation是块匹（block-matching）是最常用的运动检测方式将每一帧分割成N*NofAbsoluteDifferen,SAD）表示块的差异。SAD=块内每个像素点差值的三步算法（ThreeStepSearch，TSS，设置三个步长N*，每次周围间距为N9个块（包括本身）SAD最小的，再以其为新的中心，换第9SAD最小的三个，第二步在这三个9*3SAD3个，第三部类似最终找到三个点。SAD时，只计算偶数行像素，将计算量减半。总共需要计算最57SAD25个点，总计算量基本一致。HSPICEPCMOS方法与前面文章基本一致了前面文章）:CMOS+Noise+BufferD触发器，与非，4质量下降0.5dB0.1V（30%-40%）70.9V397%的概率右（3个点是最佳选择。8)（个点的计算量PCMOS来节省能量,没排除新算法本来就更PCMOS。HSPICEFPGA70.9V397%的概率右（3个点是最佳选择。8)（个点的计算量PCMOS来节省能量,没排除新算法本来就更PCMOS。HSPICEFPGAPCMOSAMorePreciseofNoiseBasedPCMOS2010Fifth2）CMOS+NoiseNoisefilter3）通过在输出端noise后面增加一个buffer，且该buffer的时延为门电路的最长时延，用以模拟noisefilter现象。增加buffer后，仿真结果与理论计生错误bit的概率P需要通过仿真得出而旧方法的模型没有考虑noisePFA间存在该效应，使得其错误概率明显小5）noisefiltercout位存在么？如果存在的bufferbuffer都是不同的，noisefiltering效应。MiumonVLSIernational1）跟文章25的作者是同一伙人之前的文章没有区分全加器carry和sum位时延的不同。本文是针对比全加器更复杂的结构（WallaceTreeMultipr，WTM，提出了一种新的计算方法。2）filteringeffects时延Masking，当3）4*4WTMFA（全加器）6类，每类FiltercircuitLoadoffiltercircuitFA4*4,6*6WTM如果某种FA输出也同样接了FA，则第二个FAfiltercircuit，4*4,6*6WTM如果某种FA输出也同样接了FA，则第二个FAfiltercircuit，而不需另接buffer，同样再接的FA可以视作Load。但从sumcout位出来（有两个输出，每个输入相对的有两个值cout出来的信号要用上Pcoutcout输出还是sum（）Filterbufer+Loa（buferbuffe（filter+buffe（load分类主要根据实际电路中FA两个输出接的filter，filter接的Load分别是其他FA还是没接用buffer代替，分别仿真不同情况的参数，且根据输出接sum还是cout位要利用不同的输入错误概率计算，再带AnFPGA-basedProbability-awareFaultEmbeddedComputerSystems(SAMOS),ernationalFPGAPCMOS器件，且该模型可24比特数，另一24bit预设的数来调整错误概率（10的-7次方FPGA上产生随机数，门电路较多/仿真次数较多时，能提真规模扩大了10PC483985920倍3步方法确定要达到所需的输出正确率，每个门电路所需的正 6）0.002时，与之相关的门电路错误概率几乎都可以大于这个值，证明电路解决能量能力很强。PCMOS电路的可能性。步法。FaultInjectionMethodologyandernationalConferenceonElectronicsandOptoelectronics(ICEOE注入和基pin-levelPCMOS电路的可能性。步法。FaultInjectionMethodologyandernationalConferenceonElectronicsandOptoelectronics(ICEOE注入和基pin-levelVHDLdsfunctions1990。VHDLFPGAHSPICEC使基于FPGA的仿真应用于更复杂的电路（相对于前面几篇利用HSPICE11-17FPGA下一阶段