EDA技术课后答案

EDA习题第一章EDA的英文全称是什么？EDA的中文含义是什么？答：EDAElectronicDesignAutomation的缩写，直译为：电子设计自动化。EDA技术？A技术有狭义和广义之分A技术就是以大规模可编程规律器件为设计载体，系统到硬件系统的规律编译、规律化简、规律分割、规律综合及优化、规律布局布线、规律仿真，直至完成对于特定目标芯片的适配编译、规律映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门技术，或称为IES/ASIC自动设计技术。EDA技术进展电子系统的设计有什么特点？答：①用软件的方式设计硬件；②用软件方式设计的系统到硬件系统的转换是由有关的开升级；⑤整个系统可集成在一个芯片上，体积小、功耗低、牢靠性高。从使用的角度来讲，EDA技术主要包括几个方面的内容？这几个方面在整个电子系统的设计中分别起什么作用？答：EDA技术的学习主要应把握四个方面的内容：①大规模可编程规律器件；②硬件描述语言；③软件开发工具；④试验开发系统。其中，硬件描述语言是重点。性能指标以及如何选用，而对于各个产品的具体构造不必争论过细。VHDL件的强数据类型与硬件电路的惟一性、硬件行为的并行性打算了VHDL语言的并行性、软件法规定娴熟地运用于自己的设计中。验证各步骤的使用。件验证。什么叫可编程规律器件(简称PLD)？FPGA和CPLD的中文含义分别是什么？国际上生产FPGA/CPLD的主流公司，并且在国内占有较大市场份额的主要有哪几家？其产品系列有哪些？其可用规律门/等效门数大约在什么范围？答：可编程规律器件(简称PLD)是一种由用户编程以实现某种规律功能的型规律器件。FPGACPLD分别是现场可编程门阵列和简洁可编程规律器件的简称。国际上生产FPGA/CPLD的主流公司，并且在国内占有市场份额较大的主要是Xilinx，Altera，Lattice三家公司。可用门数为～8a公司的D器件有5000～25000；LatticeISP-PLD器件有ispLSI1000，ispLSI2023，ispLSI3000，ispLSI600025000PLD等效门。FPGACPLD各包括几个根本组成局部？答：FPGA/输出单元和可编程连线三个局部。CPLD/输出单元和可编程内部连线。FPGA/CPLDCPLDFPGA？常用的硬件描述语言有哪几种？这些硬件描述语言在规律描述方面有什么区分？VHDL、Verilog、ABEL。VHDL：作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言;规律综合力气强，适合行为描述。VerilogEDARTL级和门电路级的描述，其综合过程较VHDL稍简洁VHDL。L由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。目前比较流行的、主流厂家的EDA的软件工具有哪些？这些开发软件的主要区分是什么？EDA的软件工具有AlteraMAX+plusIILatticeispEXPERT、XilinxFoundationSeries。FPGA/CPLDVHDL设计，其工程设计包括几个主要步骤？每步的作用是什么？每步的结果是什么？:;要进展“规律综合”---成一系列的规律电路及对应的关系〔电路分解；第三：要进展目标器件的“布线/适配”---在选用的目标器件中建立这些根本规律电路的对应关系〔规律实现〕将前面的软件设计经过编程变成具体的设计系〔物理实现；最终要进展硬件仿真/硬件测试---验证所设计的系统是否符合要求。同时，在设计过程中要进展有关“仿真”---模拟有关设计结果与设计设想是否相符。设计根本流程如图1-１所示。名词解释：规律综合、规律适配、行为仿真、功能仿真、时序仿真。答：规律综合：规律综合器的功能就是将设计者在EDA平台上完成的针对某个系统工程的HDL、原理图或状态图形的描述，针对给定硬件构造组件进展编译、优化、转换和综合，最的硬件构造参数，它的功能就是将软件描述与给定硬件构造用某种网表文件的方式联系起FPGA/CPLDASIC的门阵列根本构造相映射的网表文件。JEDEC格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必需属于原综合器指定的目标器件系列。VHDLVHDL设计源程序直接送到VHDL仿真器中仿真，这就是所谓的VHDL行为仿真。由于此时的仿真只是依据VHDL的语义进展的，与具体电路没有关系。功能仿真：仅对VHDL描述的规律功能进展测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延时特性。而，仿真精度要高得多。但时序仿真的仿真文件必需来自针对具体器件的布线/适配器所产EDIF/XNFFPGACPLD适配器的输入文件。通过布线/适配的处理后，布线/适配器将生成一个VHDL网表文件，这个网表文件中包含了较为准确的延时信息，网表文件中描述的电路构造与布线/适配后的结果是全都VHDLVHDL仿真器中进展仿真，就可以得到准确的时序仿真结果了2-12-32-42-52-62.7VHDL、VerilogABEL语言的优劣。VHDL：描述语言层次较高，不易把握底层电路，对综合器的性能要求较高。有多种EDAIEEE标准。应用VHDL进展工程设计的优点是多方面的，具体如下：与其他的硬件描述语言相比，VHDL具有更强的行为描述力气。VHDL做出推断。VHDL语句的行为描述力气和程序构造，打算了它具有支持大规模设计的分解和已有设计的再利用功能。用VHDLEDA工具进展规律综合和优化，并自动把VHDL描述设计转变成门级网表(依据不同的实现芯片)。(5)VHDL对设计的描述具有相对独立性。(6)VHDL条件下，只需转变类属参量或函数，就能轻易地转变设计的规模和构造。Verilog:EDA工具选IEEE标准。ABEL:ABEL的综合器只有一家，ABEL正朝国际化标准努力。VHDL程序一般包括几个组成局部？每局部的作用是什么？〔1〕〔2〕描述该设计实体与外界的接口信号说明构造体描述：用于描述该设计实体内部的组成及内部工作的规律关系构造体配置语句主要用于层次化的方式对特定的设计实体进展元件的例化，或是为实体选定某个特定的构造体VHDL语言中数据对象有几种？各种数据对象的作用范围如何？各种数据对象的实际物理含义是什么？数据对象有三种：变量、常量、信号常量的作用范围取决于其所定义的位置。假设在程序包中定义，则可以用在调用该程序构体中，则只能用于该构造体。假设定义在进程/子程序中，则只能用于该进程/子程序。变量属于局部量，作用范围仅限于所定义的进程或子程序内部。定义在构造体中，则只能用于该构造体。信号表示硬件中的连线，用于各并行语句模块之间的通信。变量一般用于存储局/临时数据。常量表示电路中的恒定电平，可使代码中常数易于阅读和修改。什么叫标识符？VHDL的根本标识符是怎样规定的？标识符用来定义常量、变量、信号、端口、子程序或者参数的名字。VHDL的根本标识符就是以英文字母开头，不连续使用下划线，不以下划线结尾的，由260-9以及下划线组成的字符串。信号和变量在描述和使用时有哪些主要区分？/临时数据。信号只能在进程或子程序的外部定义，表示硬件中的连线，用于各并行语句模块之间的通信。信号用le关键字定义，赋值符号为”:=”信号赋值，可以设定延时量，需要延时一段时间后才执行；变量赋值马上执行。VHDL语言中的标准数据类型有哪几类？用户可以自己定义的数据类型有哪几类？并简洁介绍各数据类型。标量型：属单元素最根本的数据类型，通常用于描述一个单值数据对象，它包括实数类型、整数类型、枚举类型和时间类型。复合类型：可以由细小的数据类型复合而成，如可有标量复合而成。复合类型主要有数组型和记录型。存取类型：为给定的数据类型的数据对象供给存取方式。 文件类型：用于供给多值存取类型。用户可自定义的数据类型：枚举类型、整数类型、数组类型、记录类型、时间类型、实数类型等BITSTD_LOGIC数据类型有什么区分？BIT01STD_LOGICBIT0和17U,X,Z,W,L,H,_用户怎样自定义数据类型？试举例说明。TYPESUBTYPE实现。TYPEWEEKIS(SON,MON,TUE,WED,THU,FRI,SAT)SUBTYPEDIGITSINTEGERRANGE0TO9VHDL语言有哪几类操作符？在一个表达式中有多种操作符时应按怎样的准则进展运算？以下三个表达式是否等效：①A<=NOTBANDCORD;②A<=(NOTBANDC)ORD;③A<=NOTBAND(CORD).〔1〕〔2〕依据操作符的优先级凹凸进展运算〔3〕这三个表达式不等效。1式表达错误，对同一优先级的不同运算符应加上括号。2和3 式的运算挨次不同。3.16 在CASE语句中在什么状况下可以不要WHENOTHERS语句？在什么状况下确定要WHENOTHERS语句？答：case达式的全部可能取值时，可以不要whenothers语句。否则，要用whenothers表示其它未列出的选择值。IF语句设计一个四－十六译码器PROCESS(G1,g2a,g2b,sel)beginif(g1=”1”andg2a=”0”andg2b=”0”)thenif(sel=“0000“)theny<=“1111111111111110“;elsif(sel=“0001“)theny<=“1111111111111101“;elsif(sel=“0010“)theny<=“1111111111111011“;elsif(sel=“0011“)theny<=“1111111111110111“;elsif(sel=“0100“)theny<=“1111111111101111“;elsif(sel=“0101“)theny<=“1111111111011111“;elsif(sel=“0110“)theny<=“1111111110111111“;elsif(sel=“0111“)theny<=“1111111101111111“;elsif(sel=“1000“)theny<=“1111111011111111“;elsif(sel=“1001“)theny<=“1111110111111111“;elsif(sel=“1010“)theny<=“1111101111111111“;elsif(sel=“1011“)theny<=“1111011111111111“;elsif(sel=“1100“)theny<=“1110111111111111“;elsif(sel=“1101“)theny<=“1101111111111111“;elsif(sel=“1110“)theny<=“1011111111111111“;elsif(sel=“1111“)theny<=“0111111111111111“;else y<=“XXXXXXXXXXXXXXXX“;endif;else Y<=“1111111111111111“;endif;endprocess;CASE语句设计一个四－十六译码器caseseliswhen“0000“=>y<=“1111111111111110“;when“0001“=>y<=“1111111111111101“;when“0010“=>y<=“1111111111111011“;when“0011“=>y<=“1111111111110111“;when“0100“=>y<=“1111111111101111“;when“0101“=>y<=“1111111111011111“;when“0110“=>y<=“1111111110111111“;when“0111“=>y<=“1111111101111111“;when“1000“=>y<=“1111111011111111“;when“1001“=>y<=“1111110111111111“;when“1010“=>y<=“1111101111111111“;when“1011“=>y<=“1111011111111111“;when“1100“=>y<=“1110111111111111“;when“1101“=>y<=“1101111111111111“;when“1110“=>y<=“1011111111111111“;when“1111“=>y<=“0111111111111111“;whenothers=>y<=“XXXXXXXXXXXXXXXX“;endcase什么叫进程语句？你是如何理解进程语句的并行性和挨次性的双重特性的？s语句构造包含了一个代表实体中局部规律行为的独立的挨次语句描述的进程一个构造体中可以有多个并行进程构造，而有一个进程内部构造却是由一系列挨次语句来构成的，即进程语句间是并行执行的进程的内部是挨次执行的〔进程语句是一种描述硬件行为的语句，进程语句内部是由挨次语句构成的，内部执行时〕0执行几遍？答：进程的启动条件：敏感信号列表中的任何一个敏感信号的值发生变化，或者wait语句3遍3.28元件例化语句的作用是什么？元件例化语句包括几个组成局部？各自的语句形式如何？什么叫元件例化中的位置关