第四章-第6章chipscope应用基础实验

第6章

ChipScope应用基础实验重点ChipScope

Pro使用流程实验ChipScope

Pro

yzer选项说明ChipScope是指逻辑分析仪ChipScope

Pro具有传统逻辑分析仪的功能，是针对Xilinx

Virtex-II

Pro等系列FPGA的片内信号分析工具，主要功能是通过JTAG口，实时、、方便地观察到FPGA

的信号，给调试、故障定位提供极大的方便。6.1

概述ChipScope

Pro的基本原理是利用FPGA中未使用的BlockRam，根据用户设定的触发条件将信号实时的保存到这些BlockRam中，然后通过JTAG口传送到计算机，最后在计算机屏幕上显示出时序波形。ChipScope

Pro应用的方法：用户可以使用ChipScope

Pro内核生成的例示代码HDL源程序中，从而将ICON、ILA等内核到设计中，也可以使用ChipScopePro内核

器将ICON、ILA等内核直接到已经综合完成的设计网表中。然后，利用ISE的综合工具进行综合布线，生成配置文件。接下来，用户就可以通过ChipScope

Pro分析仪将配置数据流到待测的器件中，进行分析测试。实验目的6.2 ChipScope

Pro使用流程实验了解ChipScope

Pro的工作流程，学会使用

ChipScope

Pro（本实验可以用Verilog实现）。实验内容编写一些简单的任务在PicoBlaze上运行。用ChipScopePro生成ILA/ICON核，并到PicoBlaze设计中。在硬件上运行应用程序。实验准备将光盘中03.Examples

ofProgram实验程序下的01.ISE9.1文件夹拷贝到E:盘根

下。将USB

电缆与计算机及XUPV2Pro板的J8连接好。将RS232串口线一端与计算机连接好，另一端与板卡的J11相连接。启动计算机后，将XUPV2Pro板的电源开关SW11打开到“ON”上。观察XUPV2Pro板上的+2.5V,+3.3V,+1.5V的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源。打开超级终端。选择“Start”→“Programs”→“XilinxISE9.1i”→“Project

Navigator”，进入ISE的Project

Navigator环境。选择“File”→“Open

Project”，并指向如下目录，选择“chipscope.ise”打开工程。选择Project下拉菜单中的“NewSource”，弹出“新资源” 框，选择“ChipScopeDefinition

and

ConnectionFile”，在File

Name栏输入文件名称loopback_cs，如图6.1所示。生成一个新的ChipScope

Pro工程图6.14）单击“Next”按钮后，弹出“Associate

Source”框，选择“loopback”后继续单击“Next”按钮，弹出信息窗口后，单击“Finish”按钮。在工程窗口生成一个ChipScope

Pro资源，如图6.2所示图6.2修改ILA

Core参数并连接1）如图6.2所示，在工程的“Sources”窗口双击资源操作窗口中的loopback_cs.cdc文件来打开

“ChipScope

Pro

Core

Inserter”用户接口，用户接口如图6.3所示。图6.32）单击“Next”按钮，不选择“Disable

JTAG

ClockBUFG”选项，单击“New

ILA

Unit”按钮，在左侧的窗口

出现“ILA

core”，U0:ILA被添加到系统中，如图6.4所示。图6.43）单击“Next”按钮，选择“Enable

TriggerSequencer”和“Enable

Storage

Qualification”选项，“Max

NumberofSequencer

Levels”设置为2，然后单击“Next”按钮，如图

6.5所示。图6.54）按照下面设置选项，然后单击“Next”按钮，如图6.6所示。

Data

Depth:512Sample

On:

Rising

clock

edgeData

Same

as

Trigger

Port:不选择

Data

Width:

8图6.65）弹出“Net

Connections”窗口，准备把 逻辑分析仪的输入信号与ILA

core的网线连接。如果没有连接，则单元（UNIT）接口连接标示会显示红色，如图6.7所示。图6.76）单击“Modify

Connections”按钮，弹出“Select

Net”框，此 框可以把 逻辑分析仪的工作时钟、触发信号、数据信号与设计中的网线连接起来。在“NetSelections”窗口中单击“Clock

Signals”按钮，然后选中窗口左侧的clk50MHz的网线，并单击“Make

Connections”按钮，将时钟信号连接到ILA

core的时钟端口，如图6.8所示。图6.87）同上步骤，单击“Net

Selections”窗口中的“TriggerSignals”，并按照如下参数连接这三个触发端口，如图6.9所示。TP0:

data_presentTP1:

read_from_uartTP2:

write_to_uart图6.9(a)图6.9(b)图6.9(c)8）单击“Net

Selections”窗口中的“Data

Signals”，将

PicoBlaze的out_port输出连接到ILA

core的数据端口，完成后单击“OK”按钮，如图6.10所示。图6.109）时钟、触发信号和数据端口信号连接起来后，“NetConnection”窗口下面原来的红色显示为黑色，表明连接有效，单击“Return

to

ProjectNavigator”，单击“OK”按钮保存文件，如图6.11所示。图6.116.3 ChipScope

Pro

yzer选项说明单击工程的“Sources”窗口中的顶层文件loopback.vhd文件，并双击Processes窗口中的“

yze

Design

Using

ChipScope”。板卡上电后，单击“Open

Cable/Search

JTAGChain”按钮，如图6.12所示。图6.12（3）XUP板在JTAG链上有三个设备：Compact

FlashXCF32P，System

ACE和Virtex-IIPro

XC2VP30。Impact将检测到这些设备，并且列出设备名称、IR长度和设备ID，单击“OK”按钮，如图6.13所示。图6.13（4）右键单击XC2VP30设备，显示“DEV:2MyDevice2(XC2VP30)”，然后选择“configure”，如图6.14所示。图6.14（5）单击“Select

New

File”，在工程 中选择loopback.bit文件，单击“打开”按钮打开此文件，如图6.15所示。图6.15，在超级终端显示如下，（6）单击“OK”按钮后，程序如图6.16所示。图6.16yzer接口由4部分组成，如图6.17（7）ChipScope

Pro所示。图6.17（8）打开“File”→“Import”，在工程 中导入loopback_cs.cdc文件，这个文件包含触发的网点名称和数据信号，单击“打开”按钮打开此文件，然后单击“OK”按钮，如图6.18所示。图6.18（9）按照如下参数设定触发条件判断单元，如图6.19所示。M0:TriggerPort0

(data_present):

Value

1M1:TriggerPort1(read_from_uart):

Value

1M1:TriggerPort1(write_to_uart):

Value

1图6.19（10）单击“Trigger

Condition

Equation”下面的单元格，在“Sequencer”选项卡中，设置以下参数来生成M0→M1，单击“OK”按钮，如图6.20所示。图6.20（11）单击“Storage

Qualification”后面的单元格，检查M2，单击“OK”按钮，如图6.21所示。图6.21（12）设置Depth为16，并按Shift键将out_port0～out_port7全选中，右键单击这些信号并选择“Add

toBus-New

Bus”来产生output_port总线，如图6.22所示。图6.22（13）如图6.23所示，单击图中矩形框所示的“ApplySettings

and

Arm

Trigger”按钮。图6.23（14）点击：开始→所有程序→附件→通讯→超级终端,在超级终端输入“Xilinx#1

FPGA!”，如图6.24所示。图6.24（15）在ChipScope

yzer看到波形，右键单击“output_port”总线，选择“Bus