模电与数电课件

电子技术第五章时序逻辑电路数字电路部分1第五章时序逻辑电路§5.1概述§5.2寄存器§5.3计数器的分析§5.4计数器的设计§5.5计数器的应用举例2时序电路的特点：具有记忆功能。在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。组合逻辑电路存储功能............XYZW§5.1概述时序电路的基本单元：触发器。3时序逻辑电路寄存器和移位寄存器计数器顺序脉冲发生器分析设计教学要求：1.会使用移位寄存器组件；2.会分析和设计计数器电路。*4§5.2寄存器5.2.1数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器512345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND输出控制时钟VCC5D6D7D8D5Q6Q7Q8Q74LS374低电平有效正边沿触发八D寄存器：三态输出共输出控制共时钟65.2.2移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)7根据移位数据的输入－输出方式，又可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出串行输入－串行输出串行输入－并行输出并行输入－串行输出并行输入－并行输出：8SDQQDQQDQQDQQD&&&&A0A1A2A3RDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位并入-串出的左移寄存器初始状态：设A3A2A1A0＝1011在存数脉冲作用下，Q3Q2Q1Q0＝1011。D0＝0D1＝Q0D2＝Q1D3＝Q2下面将重点讨论蓝颜色电路—移位寄存器的工作原理。QQDQQDQQDQQD移位脉冲CP0串行输出32109D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0＝1011用波形图表示如下：Q3Q2Q1Q0CP11010011001100000000000110四位串串入-串串出出的左左移寄寄存器器：D0

＝LD1＝Q0D2＝Q1D3＝Q2四位串串入-串串出出的右右移寄寄存器器：D1＝Q2D2＝Q3D3＝RD0＝Q1QQDQQDQQDQQDCP串行输出3210串行输入QDQQ3DQDQDCP串行输出Q1Q2Q0串行输入双向移移位寄寄存器器的构构成：：只要设设置一一个控控制端端S，当S＝0时左移移；而而当S＝1时右移移即可可。集集成组组件电电路路74LS194就是这这样的的多功功能移移位寄寄存器器。11R—右移串串行输输入L—左移串串行输输入A、B、C、D—并行输输入VCCQAQBQCQDS1S0CPQAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194151614131211109123456780111100011011直接清清零保持持右移(从QA向QD移动)左移(从QD向QA移动)并行输输入CLRCPS1S0功能125.2.3寄寄存存器应应用举举例例：数据传传送方方式变变换电电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1.实实现方方法(1).因因为有有7位位并行行输入入，故故需使使用两两片74LS194；(2).用用最高高位QD2作为它它的串串行输输出端端。132.具具体体电路路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194(1)74LS194(2)14寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0D0D1

11111

10D0

CP并行输入(S1S0=11)并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)3.工工作效效果在电路路中，，“右右移输输入””端接接＋＋5V。15集成移移位寄寄存器器简介介并行输入－并行输出(双向)74LS194、74LS198、74LS299，等。并行输入－串行输出74LS165、74LS166，等。串行输入－并行输出74LS164，等。串行输入－串行输出74LS91，等。16§5.3计计数器器的分分析5.3.1计计数数器的的功能能和分分类1.计计数数器器的的作作用用记忆忆输输入入脉脉冲冲的的个个数数；；用用于于定定时时、、分分频频、、产产生生节节拍拍脉脉冲冲及及进进行行数数字字运运算算等等等等。。2.计计数数器器的的分分类类按工工作作方方式式分分：：同步步计计数数器器和和异异步步计计数数器器。。按功功能能分分：：加法法计计数数器器、、减减法法计计数数器器和和可可逆逆计计数数器器。。按计计数数器器的的计计数数容容量量(或或称称模模数数)来来分分：：各种种不不同同的的计计数数器器，，如如二二进进制制计计数数器器、、十十进进制制计计数数器器、、二二－－十十进进制制计计数数器器等等等等。。17计数数器器的的分析析计数数器器的的设计计电路路由由触发发器器构成成电路路由由集成成组组件件构成成用触发发器器实现现用集成成组组件件实现现计数数器器的的研研究究内内容容185.3.2异异步步计计数数器器的的分分析析异步步计计数数器器的的特特点点：：在异异步步计计数数器器内内部部，，有有的的触触发发器器直直接接受受输输入入计计数数脉脉冲冲控控制制，，有有的的触触发发器器则则是是把把其其它它触触发发器器的的输输出出信信号号作作为为自自己己的的时时钟钟脉脉冲冲，，因此此各各个个触触发发器器状状态态变变换换的的时时间间先先后后不不一一，，故故被被称称为为““异异步步计计数数器器””。。Q2D2Q1D1Q0D0Q2Q1Q0CP计数脉冲三位二进制异步加法计数器例：：三位位二二进进制制异步步加法法计计数数器器。。19Q0Q1Q2

21000101010101000101011011100000101思考考题题：：试画画出出三三位位二二进进制制异异步步减减法法计计数数器器的的电电路路图图，，并并分分析析其其工工作作过过程程。。异步步计计数数器器优优点点：：电路路简简单单、、可可靠靠。。异步步计计数数器器缺缺点点：：速度度慢慢。。Q2D2Q1D1Q0D0Q2Q1Q0CP计数脉冲三位二进制异步加法计数器205.3.3同同步步计计数数器器的的分分析析同步步计计数数器器的的特特点点：：在同同步步计计数数器器内内部部，，各各个个触触发发器器都都受受同同一一时时钟钟脉脉冲冲————输输入入计计数数脉脉冲冲的的控控制制，，因因此此，，它它们们状状态态的的更更新新几几乎乎是是同同时时的的，，故故被被称称为为““同同步步计计数数器器””。。例：：三位位二二进进制制同同步步加加法法计计数数器器。。三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP21分析析步步骤骤:1.先先列列写写控控制制端端的的逻逻辑辑表表达达式式：：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：来一一个个CP，，它就就翻翻转转一一次次；；Q1：当Q0＝1时，，它它可可翻翻转转一一次次；；Q2：只有有当当Q1Q0＝11时，，它它才才能能翻翻转转一一次次。。三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP222.再再列列写写状状态态转转换换表表，，分分析析其其状状态态转转换换过过程程。。20010011110101000000011001301000001101140111111111005100000011101610100111111071100000111118111111111000CPQ2Q1Q0J2＝K2＝J1＝K1＝J0＝1K0＝1Q2Q1Q0

Q1Q0Q1Q0Q0Q0原状态控制端下状态,,,23CPQ0Q1Q23.还还可可以以用用波波形形图图显显示示状状态态转转换换表表。。思考考题题：：试设设计计一一个个四四位位二二进进制制同同步步加加法法计计数数器器电电路路，，并并检检验验其其正正确确性性。。Q0的输出的的波形的的频率是是CP的1/2。Q1的输出的的波形的的频率是是CP的1/4。Q2的输出的的波形的的频率是是CP的1/8。二分频四分频八分频245.3.4任任意进进制计数数器的分分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1.写写出控控制端的的逻辑表表达式。。J2=Q1Q0，K2＝1J1=K1＝1J0=Q2，K0＝1

例：分析步骤骤：252.再再列写写状态转转换表，，分析其其状态转转换过程程：10000111110012001011111010301001111101140111111111005100011101000CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111原状态控制端下状态,,,1Q2Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP所分析的的电路为为异步五进进制加法法计数器器。26另有三种种状态111、、110、101不在在计数循循环内，，如果这这些状态态经若干干个时钟钟脉冲能能够进入入计数循循环，称称为能够够自行启动动。4.检检验其其能否自自动启动动？CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111原状态控制端下状态,,,1Q2111111101000110011101010101011101010结论：经检验，，可以自自动启动动。3.还还可以以用波形形图显示示状态转转换表(略)270001000110010101011101115.画画状态态转换图图。Q2Q1Q028用触发器器构成的的计数器器电路的的分析首先写出触发器的控制端的逻辑表达式再列写计计数器的的状态转转换表获得计数数器的模模(即进进制数)最后需检检验计数数器的可可靠性29§5.4计计数器的的设计计数器的的设计方方法很多多，大抵抵可分为为两类：：一是根根据要求求用触发发器(Flop-Flip)构成，再再就是利利用具有有特定功功能的中中规模集集成组件件适当连连接而成成。5.4.1利利用触发发器设计计某计数数电路举例说明明其设计计步骤。。例：数字控制制装置中中常用的的步进电电动机有有A、B、、C三个绕组组。电动动机运行行时要求求三个绕绕组以AABBBCCCA再回到A的顺序循循环通电电，试设设计一个个电路实实现之。。30设计步骤骤(分7步)如下：(1)根根据据任务要要求，确确定计数数器的模模数和所所需的触触发器个个数。本任务所所需计数数器的模模数为6，，所以触触发器的的个数为为3。。(2)确确定定触发器器的类型型。最常用的的触发器器有D触发器和和JK触发器，，本任务务中选用用JK触发器。。001011010110100101(3)列列写状状态转换换表或转转换图。。用三个触触发器的的输出端端QA、QB、QC分别控制制电动机机的三个个绕组A、B、、C，并以“1”表示示通电，，“0””表示不不通电。。以QCQBQA为序排列列：31(4)根根据所选触发发器的激励表表，确定各个个触发器在状状态转换时对对控制端的电电平要求。JKQnQn+1JK触发器的功能表00000011010001101001101111011110Q

n

Qn+1

JKJK触发器的驱动表000X011X10X111X0注意：“X”表示可“0””可“1”。。32QCQBQAQCQBQAJCKCJBKBJAKA

原状态下状态对各控制端的电平要求,,,0010110X1XX00110100XX0X10101101XX00X110100X0X10X100101X00X1X101001X10XX0步进电动机绕绕组通电激励励表(5)写出出各个控制端端的逻辑表达达式。JC=QAKC=QA

JB=QCKB=QC

JA=QBKA=QB

33RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数计数脉冲CP(6)画出出计数器的逻逻辑电路图。。(7)检验验该计数电路路能否自动启启动。本计数电路有有三个触发器器，可有八个个状态组合，，可是只用去去六个，尚有有两个未利利用，因此需需要检验一下下，若不能自自行启动要进进行修改。345.4.2利利用集集成功能组件件设计计数电电路一、中规模计计数器组件介介绍及其应用用1.二-五-十十进制计数数器74LS9074LS90内部含有两个个独立的计计数电路：一个是模2计数器(CPA为其时钟，QA为其输出端)，另一个是是模5计计数器(CPB为其时钟，QDQCQB为其输出端)。外部时钟CP是先送到CPA还是先送到到CPB，在QDQCQBQA这四个输出端端会形成不同同的码制。(1)74LS90的结构和工作作原理简介35QCQAJKQBJKJKQDQDJKCPACPBR0(1)R0(2)R9(2)R9(1)QAQBQCQD74LS90原理电路图36CPACPBR0(1)R0(2)R9(2)R9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR9(2)R9(1)R0(2)R0(1)CPBCPA74LS9074LS90管脚分布图37CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90R0(1)R0(2)R9(1)R9(2)QDQCQBQAXX111001110X000011X000000X0X0XX0X00XX0X0计数状态74LS90功能表归纳：1.74LS90在“计数状态态”或“清零零状态”时，，均要求R9(1)和R9(2)中至少有一个个必须为“0”。2.只有有在R0(1)和R0(2)同时为“1”时，它才进进入“清零状状态”；否则则它必定处处于“计数状状态”。38情况一：计数时钟先进进入CPA时的计数编码码。CPACPCPBQBQDQCQA25QDQCQB

000001010011100QDQCQBCPBQA

00000001001000110100010101100111100010010000结论：上述连接方式式形成8421码。QDQCQBCPBQA

0000000011001020011301004010150110601117100081001900000十进制数39情况二：计数时钟先进进入CPB时的计数编码码。CPACPQA2CPBQBQDQC5QDQCQB

000001010011100结论：上述连接方式式形成5421码。0000QAQDQCQBCPA

000100100011010010001001101010111100

0

0

00

00000QAQDQCQBCPA

000110010200113010041000510016101071011811009

0

0

000

十进制数40例1：构成BCD码六进制计数器器。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90方法：令R0(1)=QB，R0(2)=QCCP(2)74LS90的应用QDQCQBQA0000000011001020011301004010150110000041CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP讨论：下述接法行不不行?错错在何处?注意：输出端不可相相互短路！！！CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP&42例2：用两片74LS90构成36进制8421码计数器。QDQCQBQA

000000001100102001130100401015011060111710008

10019

00000

十进制数问题分析：从右面的状态态转换表中中可以看到：：个位片的QD可以给十位片片提供计数脉脉冲信号。1.如何解解决片间进位问题？2.如何满满足“36进制””的要求？当出现(00110110—36)状态时，，个位十位同同时清零。43CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(十位)CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(个位)&&CP用两片74LS90构成36进制8421码计数器44例3：用74LS90构成5421码的六进制计数器。。00000QAQDQCQB

00011001020011301004

1000510016101071011811009

00

000

十进制数至此结束在此状态下清清零异步清零，，此状态出出现时间极极短，不能能计入计数数循环。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲458421码制下：在QDQCQBQA＝0110时清零同为六进制制计数器，，两种码制制不同接法法的比较：5421码码制下：在QAQDQCQB＝1001时清零CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲462.四位位二进制同同步计数器器74LS163前面所讲述述的74LS90其清零方式式通常称为为“异步步清零””，即只要要Q0(1)=Q0(2)=1，不管有无时时钟信号，，输出端立立即为0；而且它它的计数方方式是异步步的，即CP不是同时送送到每个个触发器。。下面将要讲讲述的74LS163，不但计数数方式是同同步的，而而且它的清清零方式也也是同步步的：即使使控制端CLR＝0，清零目的真真正实现还还需等待下下一个时钟钟脉冲的上上升沿到来来以后才能能够变为现现实。这就就是“同步清零”的含义。。4716151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进位输出允许允许GND时钟清除输出数据输入置入74LS16374LS163管脚图(1)74LS163的介绍48TPRCABCDQBQCQDQALOADCLR74LS16374LS163功能表1111计数0111X保持1011X保持(RC=0)XX01并行输入XXX0清零PTLOADCLRCP功能49清除置入ABCD时钟允许P允许TQAQBQCQD串行进位输出输出数据输入50例1：用一片74LS163构成六进制制计数器。。QDQCQBQA000000010010001101000101六个稳态态准备清零：：使CLR＝0TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP(2)74LS163的应用51在QDQCQBQA＝0110时立即清零零。比较用74LS90与用74LS163构成六进制制计数器:在QDQCQBQA＝0101时准备备清零。。TPRCABCDQBQCQDQALOADCLR74LS163&+5VCPCPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲52例2：用74LS163构成二十四四进制计数数器。(1).需需要两两片74LS163；(2).为为了提高高运算速度度，使用同同步计数方方式。TPRCABCDQBQCQDQALOADCLR74LS163TPRCABCDQBQCQDQALOADCLR74LS163+5V+5V,,,,CPCLR应该在QDQCQBQAQDQCQBQA＝00010111时准备清零。,,,,QDQCQBQAQDQCQBQA,,,,CLR=53§5.5计计数器器的应用举举例例1：数字频率计计原理电路路的设计。。清零计数1秒钟显示54译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPA数字频率计计原理图1Hz!计数器：用用于确定清清零、计数数、显示的的时间。根据计数器器的状态确确定何时清清零、何时时计数、何何时显示。。被测信号55Q2Q1Q0=001、、101时：ux作为CPA被送入计数数器进行计计数1.计计数显示部部分1110译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPA56Q2Q1Q0=100、、000时：计数器清零零译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPA101157译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPAQ2Q1Q0=010、、011、、111、、110时：ux被封锁，计计数器输出出保持。00582.循循环计数器器部分自动时:译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPAQ2Q1Q0001011111110100Q2Q1Q0组成五进制制