嵌入式系统概论-以S3C2440核心为架构课件

第4章S3C2440基本特性與嵌入式系統設計P-1/79第4章S3C2440基本特性與嵌入式系統設計P-1/79大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論2大綱4.1S3C2440基本特性2大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論3大綱4.1S3C2440基本特性34.1S3C2440基本特性S3C2440微處理機是Samsung公司以ARM為架構所推出的ARM920T的微處理器核心。其基本特性包含下列各點：擁有16K的資料快取和16K的指令快取，MMU快取固定的32-bits運算碼寬度，降低編碼數量所產生的消耗，減輕解碼和管線化的負擔大多均為一個時脈週期執行強大的索引定址模式精簡，且快速的2-priority-level中斷子系統，具有可切換的暫存器組支援ARM處理器16-bit(Thumb)指令模式44.1S3C2440基本特性S3C2440微處理機是Sam4.1

S3C2440基本特性S3C2440的優點：32-bitARM920T核心，工作頻率為499MHz（最高工作頻率：533MHz）系統時脈：內部PLL產生400~533MHzCPU內核工作頻率，外部匯流排頻率：100~133MHz核心電壓為1.3V，低功率消耗採用AMBA（AdvancedMicrocontrollerBusArchitecture），使用0.13μm的CMOS製造技術和記憶體編譯器（MemoryCompiler）製造。可適用於PDA、攜帶型媒體播放器、衛星導航等產品54.1S3C2440基本特性S3C2440的優點：5大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論6大綱4.1S3C2440基本特性64.2S3C2440硬體資源圖4.3ARM920T內部架構圖74.2S3C2440硬體資源圖4.3ARM920T內部4.2S3C2440硬體資源ARM920T內核是由ARM9TDMI，記憶體管理單元（MMU）和Cache記憶體三部分組成。ARM920T：有兩個輔助運算器：CP14和CP15。CP14用於除錯控制。CP15用於記憶體系統控制以及測試控制。MMU：其功能管理虛擬記憶體，快取記憶體：是由獨立的16KB位址和16KB資料高速Cache組成。84.2S3C2440硬體資源ARM920T內核是由ARM94.2S3C2440硬體資源圖4.4S3C2440硬體方塊架構示意圖94.2S3C2440硬體資源圖4.4S3C2440硬體方4.2S3C2440硬體資源S3C2440內部資源(1)：內部大約是1.2V，1.8V/2.5V/3.3V記憶體，3.3V外部I/O微處理器，其包含16KBI-Cache/16KBDCache/MMU外部記憶體控制器(SDRAM控制與晶片選擇邏輯)具備獨立專用DMA的LCD控制器(高達4K色彩STN與256K色彩TFT)具備外部請求接腳的4-chDMA控制器3-chUART(IrDA1.0，64-ByteTxFIFO以及64-ByteRxFIFO)2-chSPlIIC匯流排介面(支援多主控端架構)IIS語音CODEC介面104.2S3C2440硬體資源S3C2440內部資源(1)：4.2S3C2440硬體資源S3C2440內部資源(2)：AC97CODEC介面相容SD主機介面版本1.0與MMC協定版本2.112-chUSB主機控制器/1-chUSB裝置控制器(ver1.1)4-chPWM計時器/1-ch內部計時器/看門狗計時器8-ch10-bitADC以及觸控螢幕介面具備萬年曆功能的RTCCamera介面(最高可支援4096x4096像素輸入。可支援縮放功能的2048x2048像素輸入)130個泛用I/O埠/24-ch外部中斷來源電源控制：正常，低功率消耗，中止以及睡眠模式具備PLL的內建時脈產生器114.2S3C2440硬體資源S3C2440內部資源(2)：大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論12大綱4.1S3C2440基本特性124.3S3C2440記憶體與位置空間分配圖4.5S3C2440記憶體映射分配圖134.3S3C2440記憶體與位置空間分配圖4.5S3C24.3S3C2440記憶體與位置空間分配S3C2440將系統的記憶體空間分為8個區(Bank)每個區塊的大小是128MB，因此總共是1GB。Bank0到Bank5的開始位址是固定的，用於ROM或SRAM。Bank6和Bank7用於ROM，SRAM或SDRAM，這兩個組是可以程式規劃，且大小相同。144.3S3C2440記憶體與位置空間分配S3C2440將系4.3S3C2440記憶體與位置空間分配S3C2440支援由NANDFLASH啟動。NANDFLASH具有容量大，比NORFlash價格低等特點。系統同時採用NANDFlash與SDRAM整合方式來設計的話，可獲得非常好的系統執行效能。由於Bank0是以啟動ROM區塊(映射至0x0000_0000)工作，因此必須配置Bnak0（nGCS0）的資料匯流排寬度。寬度分為16-bit與32-bit。可以根據OM[1：0]在重置時的邏輯準位來決定。154.3S3C2440記憶體與位置空間分配S3C2440支援4.3S3C2440記憶體與位置空間分配OM[1:0所決定的啟動方式OM[1：0]=00時，處理器從NANDFlash啟動OM[1：0]=01時，處理器從16位元寬度的ROM啟動OM[1：0]=10時，處理器從32位元寬度的ROM啟動。OM[1：0]=11時，處理器從TestMode啟動。圖4.8OM[1:0]決定啟動方式對映表164.3S3C2440記憶體與位置空間分配OM[1:0所決定大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論17大綱4.1S3C2440基本特性174.4以S3C2440為核心之嵌入式系統設計根據使用者需求，設計出特定的嵌入式應用系統，是每一個嵌入式系統設計工程師應該達到的目標。

嵌入式應用系統的主要設計:硬體系統設計軟體系統設計

嵌入式應用系統的設計經常需要在硬體和軟體的設計之間進行權衡與折衝中。嵌入式系統設計工程師具有較深厚的硬體和軟體基礎，並具有熟練應用的能力。

184.4以S3C2440為核心之嵌入式系統設計根據使用者需求4.4以S3C2440為核心之嵌入式系統設計核心板中包含的電路元件或是模組：重置電路系統接電電源重置和在系統工作時使用者按鍵重置。電源電路為5V到3.3/2.8/1.8V的DC-DC轉換器。提供給S3C2440微處理器及其他需要3.3/2.8/1.8V電源的週邊電路供電之用。透過外部12MHz震盪器提供工作時脈，通過晶片內建的PLL電路來倍頻至400MHz，作為微處理器的工作時脈。194.4以S3C2440為核心之嵌入式系統設計核心板中包含的4.4以S3C2440為核心之嵌入式系統設計針對核心板週邊資源，需要一顆CPLD來輔助解碼的功能。整合了一顆XC9572XLCPLD（XILINX）中，以用來輔助複雜的週邊資源的解碼。XC9572XL採用VQFP44的小封裝，採用3.3V的低電壓供電。有34-bit輸入輸出I/O埠，所有I/O週邊埠都可以交換使用。下列說明S3C2440開發平台各個週邊實驗模組的解碼位址。204.4以S3C2440為核心之嵌入式系統設計針對核心板週邊4.4以S3C2440為核心之嵌入式系統設計位址範圍說明晶片選擇信號0x80001000LED8×8點陣的位址nGCS10x48000000~0x60000000SFR(特殊暫存器)位址空間0x40000000~0x40000FFFNANDFLASH啟動模式下，該空間沒有被使用非NANDFLASH啟動模式下，該空間為BootSRam0x38001002鍵盤位址nGCS7，位址1為高電位0x38001000步進馬達的位址nGCS70x30000000~0x34000000SDRAM空間nGCS60x20000020~0x2000002e之間的偶數位址IDE相關暫存器的位址nGCS40x19000300CS8900的IO位址表4.1S3C2440開發平台週邊實驗模組電路解碼位址一覽表(1)214.4以S3C2440為核心之嵌入式系統設計位址範圍說明晶4.4以S3C2440為核心之嵌入式系統設計根據nGCS0晶片選擇的空間在不同的啟動模式下，映射的晶片組是不一樣的。在NANDFLASH啟動模式下，內部的4KBytesBootSRam被映射到nGCS0晶片選擇的空間。在NorFlash啟動模式（非NANDFLASH啟動模式）下，與nGCS0相連的外部記憶體NorFlash就被映射到nGCS0晶片選擇的空間。224.4以S3C2440為核心之嵌入式系統設計根據nGCS0大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論23大綱4.1S3C2440基本特性234.5結論本章已經稍微介紹S3C2440的基本特性，以及如何利用微處理機來實現一個最基本的嵌入式系統的設計。而目前市面上，也有許多以S3C2440所設計的產品如：PDA、導航機、智慧型裝置等。後面會大略介紹這些產品的一些特性。244.5結論本章已經稍微介紹S3C2440的基本特性，以及如4.5結論廠牌產品名稱作業系統CPU螢幕記憶體MITACMIOP350PDAWindows®Mobile™5.0forPocketPC中文版SamsungS3C2440400MHz3.5”6萬5千色顯示高亮度液晶顯示面版，擁有LED背光模組512MBFlashROM+64MBSDRAMMITACMIOC310GPSMicrosoftWindowsCE.NET4.2CoreVersion中文版SamsungS3C2440400MHz3.5"(320*240)6萬5千色TFT面版LED背光模組512MBFLASH+64MBSDRAMMITACMIOP550Windows®Mobile™5.0forPocketPC中文版SamsungS3C2440400MHz3.5”6萬5千色色彩顯示高亮度液晶顯示面版，擁有LED背光模組512MBFlashROM+64MBSDRAM表4.3S3C2440為核心所設計的產品一覽表(1)

254.5結論廠牌產品名稱作業系統CPU螢幕記憶體MITACM4.5結論廠牌產品名稱作業系統CPU螢幕記憶體PanasonicGPSWindowsCESamsungS3C2440A400MHZ4.3”TFT營幕、480×272像素、65536色(Flash)32MB；(RAM靜態記憶體)64MB；MITACMIOC710TMCGPSMicrosoftWindowsCE.NET

4.2CoreVersion中文版SamsungS3C2440400MHz3.5"(320*240)6萬5千色TFT面版LED背光模組2GBFLASH+64MBSDRAMMITACMIOH610手持式導航GPSMicrosoftWindowsCE.NET

4.2CoreVersion中文版SamsungS3C2440400MHz2.7"(320*240)6萬5千色TFT面版LED背光模組2GBFLASH+64MBSDRAM表4.4S3C2440為核心所設計的產品一覽表(2)

264.5結論廠牌產品名稱作業系統CPU螢幕記憶體Panaso4.5結論HPIPAQ4545MIOC310GPSMIOC710TMCGPSMIOH610手持式導航GPSMiTACMioC720PanasonicGPS274.5結論HPIPAQ4545MIOC310GP4.5結論相關的產品還包括了：SamsungS3C2440：EtenG500(PDA手機)EtenM500(PDA手機)EtenM550(PDA手機)EtenM600(PDA手機)AcerN300(PDA)SamsungSC32442：X500(GPSPDA手機)M700(GPSPDA手機)HPiPAQrx4545(PDA)HPiPAQrx5765(PDA)HPiPAQrx1950(PDA)284.5結論相關的產品還包括了：28第4章S3C2440基本特性與嵌入式系統設計P-29/79第4章S3C2440基本特性與嵌入式系統設計P-1/79大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論30大綱4.1S3C2440基本特性2大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論31大綱4.1S3C2440基本特性34.1S3C2440基本特性S3C2440微處理機是Samsung公司以ARM為架構所推出的ARM920T的微處理器核心。其基本特性包含下列各點：擁有16K的資料快取和16K的指令快取，MMU快取固定的32-bits運算碼寬度，降低編碼數量所產生的消耗，減輕解碼和管線化的負擔大多均為一個時脈週期執行強大的索引定址模式精簡，且快速的2-priority-level中斷子系統，具有可切換的暫存器組支援ARM處理器16-bit(Thumb)指令模式324.1S3C2440基本特性S3C2440微處理機是Sam4.1

S3C2440基本特性S3C2440的優點：32-bitARM920T核心，工作頻率為499MHz（最高工作頻率：533MHz）系統時脈：內部PLL產生400~533MHzCPU內核工作頻率，外部匯流排頻率：100~133MHz核心電壓為1.3V，低功率消耗採用AMBA（AdvancedMicrocontrollerBusArchitecture），使用0.13μm的CMOS製造技術和記憶體編譯器（MemoryCompiler）製造。可適用於PDA、攜帶型媒體播放器、衛星導航等產品334.1S3C2440基本特性S3C2440的優點：5大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論34大綱4.1S3C2440基本特性64.2S3C2440硬體資源圖4.3ARM920T內部架構圖354.2S3C2440硬體資源圖4.3ARM920T內部4.2S3C2440硬體資源ARM920T內核是由ARM9TDMI，記憶體管理單元（MMU）和Cache記憶體三部分組成。ARM920T：有兩個輔助運算器：CP14和CP15。CP14用於除錯控制。CP15用於記憶體系統控制以及測試控制。MMU：其功能管理虛擬記憶體，快取記憶體：是由獨立的16KB位址和16KB資料高速Cache組成。364.2S3C2440硬體資源ARM920T內核是由ARM94.2S3C2440硬體資源圖4.4S3C2440硬體方塊架構示意圖374.2S3C2440硬體資源圖4.4S3C2440硬體方4.2S3C2440硬體資源S3C2440內部資源(1)：內部大約是1.2V，1.8V/2.5V/3.3V記憶體，3.3V外部I/O微處理器，其包含16KBI-Cache/16KBDCache/MMU外部記憶體控制器(SDRAM控制與晶片選擇邏輯)具備獨立專用DMA的LCD控制器(高達4K色彩STN與256K色彩TFT)具備外部請求接腳的4-chDMA控制器3-chUART(IrDA1.0，64-ByteTxFIFO以及64-ByteRxFIFO)2-chSPlIIC匯流排介面(支援多主控端架構)IIS語音CODEC介面384.2S3C2440硬體資源S3C2440內部資源(1)：4.2S3C2440硬體資源S3C2440內部資源(2)：AC97CODEC介面相容SD主機介面版本1.0與MMC協定版本2.112-chUSB主機控制器/1-chUSB裝置控制器(ver1.1)4-chPWM計時器/1-ch內部計時器/看門狗計時器8-ch10-bitADC以及觸控螢幕介面具備萬年曆功能的RTCCamera介面(最高可支援4096x4096像素輸入。可支援縮放功能的2048x2048像素輸入)130個泛用I/O埠/24-ch外部中斷來源電源控制：正常，低功率消耗，中止以及睡眠模式具備PLL的內建時脈產生器394.2S3C2440硬體資源S3C2440內部資源(2)：大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論40大綱4.1S3C2440基本特性124.3S3C2440記憶體與位置空間分配圖4.5S3C2440記憶體映射分配圖414.3S3C2440記憶體與位置空間分配圖4.5S3C24.3S3C2440記憶體與位置空間分配S3C2440將系統的記憶體空間分為8個區(Bank)每個區塊的大小是128MB，因此總共是1GB。Bank0到Bank5的開始位址是固定的，用於ROM或SRAM。Bank6和Bank7用於ROM，SRAM或SDRAM，這兩個組是可以程式規劃，且大小相同。424.3S3C2440記憶體與位置空間分配S3C2440將系4.3S3C2440記憶體與位置空間分配S3C2440支援由NANDFLASH啟動。NANDFLASH具有容量大，比NORFlash價格低等特點。系統同時採用NANDFlash與SDRAM整合方式來設計的話，可獲得非常好的系統執行效能。由於Bank0是以啟動ROM區塊(映射至0x0000_0000)工作，因此必須配置Bnak0（nGCS0）的資料匯流排寬度。寬度分為16-bit與32-bit。可以根據OM[1：0]在重置時的邏輯準位來決定。434.3S3C2440記憶體與位置空間分配S3C2440支援4.3S3C2440記憶體與位置空間分配OM[1:0所決定的啟動方式OM[1：0]=00時，處理器從NANDFlash啟動OM[1：0]=01時，處理器從16位元寬度的ROM啟動OM[1：0]=10時，處理器從32位元寬度的ROM啟動。OM[1：0]=11時，處理器從TestMode啟動。圖4.8OM[1:0]決定啟動方式對映表444.3S3C2440記憶體與位置空間分配OM[1:0所決定大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論45大綱4.1S3C2440基本特性174.4以S3C2440為核心之嵌入式系統設計根據使用者需求，設計出特定的嵌入式應用系統，是每一個嵌入式系統設計工程師應該達到的目標。

嵌入式應用系統的主要設計:硬體系統設計軟體系統設計

嵌入式應用系統的設計經常需要在硬體和軟體的設計之間進行權衡與折衝中。嵌入式系統設計工程師具有較深厚的硬體和軟體基礎，並具有熟練應用的能力。

464.4以S3C2440為核心之嵌入式系統設計根據使用者需求4.4以S3C2440為核心之嵌入式系統設計核心板中包含的電路元件或是模組：重置電路系統接電電源重置和在系統工作時使用者按鍵重置。電源電路為5V到3.3/2.8/1.8V的DC-DC轉換器。提供給S3C2440微處理器及其他需要3.3/2.8/1.8V電源的週邊電路供電之用。透過外部12MHz震盪器提供工作時脈，通過晶片內建的PLL電路來倍頻至400MHz，作為微處理器的工作時脈。474.4以S3C2440為核心之嵌入式系統設計核心板中包含的4.4以S3C2440為核心之嵌入式系統設計針對核心板週邊資源，需要一顆CPLD來輔助解碼的功能。整合了一顆XC9572XLCPLD（XILINX）中，以用來輔助複雜的週邊資源的解碼。XC9572XL採用VQFP44的小封裝，採用3.3V的低電壓供電。有34-bit輸入輸出I/O埠，所有I/O週邊埠都可以交換使用。下列說明S3C2440開發平台各個週邊實驗模組的解碼位址。484.4以S3C2440為核心之嵌入式系統設計針對核心板週邊4.4以S3C2440為核心之嵌入式系統設計位址範圍說明晶片選擇信號0x80001000LED8×8點陣的位址nGCS10x48000000~0x60000000SFR(特殊暫存器)位址空間0x40000000~0x40000FFFNANDFLASH啟動模式下，該空間沒有被使用非NANDFLASH啟動模式下，該空間為BootSRam0x38001002鍵盤位址nGCS7，位址1為高電位0x38001000步進馬達的位址nGCS70x30000000~0x34000000SDRAM空間nGCS60x20000020~0x2000002e之間的偶數位址IDE相關暫存器的位址nGCS40x19000300CS8900的IO位址表4.1S3C2440開發平台週邊實驗模組電路解碼位址一覽表(1)494.4以S3C2440為核心之嵌入式系統設計位址範圍說明晶4.4以S3C2440為核心之嵌入式系統設計根據nGCS0晶片選擇的空間在不同的啟動模式下，映射的晶片組是不一樣的。在NANDFLASH啟動模式下，內部的4KBytesBootSRam被映射到nGCS0晶片選擇的空間。在NorFlash啟動模式（非NANDFLASH啟動模式）下，與nGCS0相連的外部記憶體NorFlash就被映射到nGCS0晶片選擇的空間。504.4以S3C2440為核心之嵌入式系統設計根據nGCS0大綱4.1S3C2440基本特性4.2S3C2440硬體資源4.3S3C2440記憶體與位置空間分配4.4以S3C2440為核心之嵌入式系統設計4.5結論51大綱4.1S3C2440基本特性234.5結論本章已經稍微介紹S3C2440的基本特性，以及如何利用微處理機來實現一個最基本的嵌入式系統的設計。而目前市面上，也有許多以S3C2440所設計的產品如：PDA、導航機、智慧型裝置等。後面會大略介紹這些產品的一些特性。524.5結論本章已經稍微介紹S3C2440的基本特性，以及如4.5結論廠牌產品名稱作業系統CPU螢幕記憶體MITACMIOP350PDAWindows®Mobile™5.0forPocketPC中文版SamsungS3C2440400MHz3.5”6萬5千色顯示高亮度液晶顯示面版，擁有LED背光模組512MBFlashROM+64MBSDRAMMITACMIOC310GPSMicrosoftWindowsCE.NET4.2CoreVersion中文版Sams