存储电路寄存器课件

第五章半导体存储电路5.1概述5.2SR锁存器5.3触发器5.4寄存器5.5存储器1第五章半导体存储电路5.1概述11、了解各种半导体存储电路的结构，理解工作原理并掌握使用方法。2、SR锁存器、触发器、寄存器和存储器的工作特点。3、不同触发器的逻辑功能及动作特点。4、扩展存储器容量的方法。5、用存储器设计组合逻辑电路的原理和方法。本章要求21、了解各种半导体存储电路的结构，理解工作原理并掌握使用方法5.1概述存储电路：在计算机或数字系统中存储数据。存储单元：只能存储一位数据的电路。存储电路寄存器（Register）：存储一组数据的存储电路。存储器（Memory）：存储大量数据的存储电路。存储单元静态存储单元：锁存器和触发器，由门电路构成，不断电则数据不丢失且工作速度快动态存储单元：利用电容的电荷存储效应来存储数据。要定期刷新保证数据不丢失，速度慢但结构简单。寄存器：由一组触发器构成，N个触发器组成的寄存器可存储一组N位的二值数据，各触发器输入输出都有引出脚与外电路相连可快速交换数据。35.1概述存储电路：在计算机或数字系统中存储数据。存储单随机存储器（RandomAccessMemory

RAM）：数据易失，用于存放一些临时性的数据或中间结果、需要经常改变的存储内容。只读存储器（Read-OnlyMemoryROM）：掉电不丢失数据，用于存放永久性的、不变的数据。存储器5.1概述ROM掩模ROM可编程ROM：PROM可擦除可编程ROM：EPROM电抹可编程ROM:

E2PROMRAM静态RAM（SRAM）:静态存储单元动态RAM（DRAM）：动态存储单元4随机存储器（RandomAccessMemoryRAM

Q端、Q端为两个互补的输出端

；1.电路结构

≥1

≥1QQSDRDQ=1、Q=0，定义为1态；置1输入端(置位端)置0输入端(复位端)

SD

、RD端是信号引入端。脚标“D”表示直接输入。一、由或非门组成的SR锁存器电路中有反馈——门电路的输入端、输出端交叉耦合。00vO1vO2vI1Q=0、Q=1，定义为0态；5.2SR锁存器(Set-ResetLatch)-----有记忆功能5Q端、Q端为两个互补的输出端；1.电路结构≥111100000置1清0保持10原态01000原态1保持3、特性表10012、工作原理（1输入有效）

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRDQ-原态/初态，Q*-新态/次态11000①1110①01101100010110110010000611100000置1清0保持10原态01000原态1保持3、不允许11不允许4、简化特性表SD

RD

100*1置1清00Qn保持Qn+1说明110100002、工作原理（1输入有效）

≥1

≥1QQSDRD3、特性表0000001110011011010001101100①1110①0次态不定00

≥1

≥1QQSDRD0①/*：含义7不允许11不允许4、简化特性表SDRD100约束条件：S·R=0。(不允许出现

SD=RD=0的情况)4.逻辑框图SRQSDRDQ“0”输入有效“1”输入有效SRQSDRDQ二、由与非门组成的SR锁存器&&QQSDRD不允许011*1置1清00Qn保持Qn+1说明001011SD

RD

8约束条件：S·R=0。(不允许出现SD=RD=0的情况)三、SR锁存器的特点１、有两个互补的输出端，有两个稳定状态。２、有复位（Q=0）、置位（Q=1）、保持原状态三种功能。３、R（复位输入）端、S

（置位输入）端可以是低电平有效，也可以是高电平有效，取决于锁存器的结构。４、由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，“一触即发”。５、具有记忆功能。9三、SR锁存器的特点１、有两个互补的输出端，有两个稳定状态。动作特点在任何时刻，输入都能直接改变输出的状态。例5.2.1已知由与非门构成的SR锁存器输入端的波形，试画出输出端Q和Q的波形解：波形如图5.2.3所示图5.2.310动作特点在任何时刻，输入都能直接改变输出的状态。例5.2.1【问题】锁存器的作用是什么？SD’RD’Q12Q’开关电路实现了开关的稳定切换---防抖。11【问题】锁存器的作用是什么？SD’RD’Q12Q’开关电路实按逻辑功能分：5.3触发器

（Flip-Flop）按触发方式分：触发器的特点：只有当触发信号CLK到来时，触发器的置1置0端才起作用；触发信号可作为多个触发器的同步控制信号/时钟。SR型、D型、JK型、T型等。电平触发、

边沿触发、脉冲触发。在锁存器置1置0输入基础上增加一个触发信号输入端

------时钟信号CLOCK(CLK/CP)12按逻辑功能分：5.3触发器

（Flip-Flop）按触发G1、G2

门构成SR锁存器，&&QQSDRD&&CLKRSG1G2G3G41.电路结构一、同步SR触发器G3、G4

门构成输入控制电路。5.3.1电平触发的触发器触发信号——同步控制信号/时钟信号(脉冲)/时钟/使能控制信号（CLK

/CP/EN）

CLK=0时，CLK=1时，G3、G4

门封锁，触发器不起作用，输出保持原态。G3、G4

门打开，触发器工作。13G1、G2门构成SR锁存器，&&QQSDRD&&CLKRS2.工作原理（“1”触发有效）

CLK=0时，

CLK=1，在S端有效时，

CLK=1，在

R端有效时，11111111000000CLK=1时，

&

&QQ

&

&CLKRSG1G2G3G4

&

&QQ

&

&CLKRSG1G2G3G4G3、G4

门封锁，触发器不起作用，输出保持原态。G3、G4

门打开，触发器工作。输出为“1”态。

输出为“0”态。142.工作原理（“1”触发有效）CLK=0时，C3.特性表CLKRSQn+101110001101110QnQnXX1*15.逻辑符号不允许置1清0保持说明保持4.说明1)表中*表示：若R、S

端同时有效，则当R、S

端的有效信号同时消失时，电路的次态不定；3)输入端的约束条件：1S1RQSRQC1CLK2)状态转换分别由R、S和CLK控制。R、S控制状态转换的结果；CLK控制状态转换的时间。S

.R=0153.特性表CLKRS

SD(/RD)=0，即可将触发器置1(/清零)，不受CLK和输入信号的控制。＜应在CLK＝0的状态下进行＞在CLK控制下正常工作时应使SD=RD=1。6.带异步置位、复位端的电平触发SR触发器图5.3.2

在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成指定状态，故实际的同步SR触发器设置了异步置位端SD和异步复位端RD小圆圈表示低电平有效无小圆圈表示高电平触发在CLK=1（有效电平）的全部时间里，S、R端信号的变化都将引起触发器输出状态的变化。7.动作特点16SD(/RD)=0，即可将触发器置1(/清零二、电平触发D触发器(D型锁存器)1.电路结构&&QQSDRD&&CLKRSG1G2G3G41DCLKDQn+1011

0

11Qn0X置1清0保持说明2.特性表

(“1”触发有效)3.逻辑符号1DQDQC1CLK17二、电平触发D触发器(D型锁存器)1.电路结构&&QQ12SRQCLK三、电平触发的触发器特点RD干扰信号跳变问题1：抗干扰能力差。在CLK=1（有效电平）的全部时间里，输入端S、R状态的变化都将引起触发器输出状态的变化。CLK=0后，触发器保存的是CLK回到0以前瞬间的状态。1.动作特点2.缺点1812SRQCLK三、电平触发的触发在CLK=1期间输入发生多次变化，则触发器的输出状态也可能发生多次翻转。

在一个时钟脉冲周期中，触发器发生多次翻转（两次或两次以上翻转）的现象叫做空翻。问题2：空翻。有效翻转空翻19在CLK=1期间输入发生多次变化，则触发器的边沿触发的触发器的特点：①触发器只在时钟跳转时(上升沿/下降沿)发生翻转

；②在CLK=1或0期间，输入端的任何变化都不影响输出。上升沿/正边沿触发:触发器的翻转发生在上升沿。下降沿/负边沿触发:触发器的翻转发生在下降沿。5.3.2边沿触发的触发器产生背景：①提高触发器的可靠性，增强抗干扰能力。②CLK=1（或0）期间输入控制电平的改变不影响触发器的次态。20边沿触发的触发器的特点：上升沿/正边沿触发:触发器的翻转发生用两个电平触发D触发器组成的边沿触发器一、电路结构和工作原理5.3.2边沿触发的触发器①当CLK＝0，触发器状态不变，FF1输出状态与D相同；②当CLK＝1，即，触发器FF1状态与上升沿到来之前的D状态相同并保持（因为CLK1＝0）。而与此同时，FF2输出Q的状态被置成上升沿到来之前的D的状态，而与其它时刻D的状态无关。21用两个电平触发D触发器组成的边沿触发器一、电路结构和工作原理利用CMOS传输门的边沿触发器22利用CMOS传输门的边沿触发器22逻辑符号C11DQQDCLK特性表无跳变XQn0011说明保持存数CLKDQn+1SDRDC11DQQDCLK具有异步置位、复位功能的边沿D触发器23逻辑符号C11DQQDCLK特性表无跳变XQn0011说明保图5.3.824图5.3.824二、边沿触发方式的动作特点触发器的次态仅取决于时钟信号的上升沿/下降沿到达时输入的逻辑状态，而在此之前或之后输入信号的变化不影响输出端的状态。【强调】当D端信号和CLK

作用沿同时跳变时，触发器存入的是D跳变前的状态。设初态Q=000例：tCLKtDtQ25二、边沿触发方式的动作特点触发器的次态仅取5.3.3脉冲触发的触发器为避免空翻现象，提高触发器工作的可靠性，要求在一个CLK周期里输出端的状态只改变一次。主从CLK

主

从

工作情况10打开封锁封锁打开主触发器工作从触发器保持主触发器保持从触发器工作Q1状态不再变化;Q

=Q1Q1状态跟随R、S变化;Q不变265.3.3脉冲触发的触发器为避免空翻现象

特性表

CLK

SRQn+1000100111XXQn10表中*表示：若R、S

端同时有效，则在CLK回到0后，输出状态不定；1*Qn在

CLK=1期间，主触发器的输出端Q1随R、S端状态的改变可多次改变；

在CLK下降沿到来时，从触发器的输出端Q最多只能改变一次（避免了出现“空翻”）。动作特点①主触发器在CLK=1期间仍会出现空翻现象——多次变化现象；②从触发器只能输出在CLK=1期间主触发器最后一次变化得到的状态；③输入信号仍有约束条件——SR=0。【问题】【强调】特性表适于在

CLK=1期间，输入端（R、S

端）的状态保持不变。27特性表CLKSRQn+1例

右图为主从型SR触发器输入信号波形，试画出输出端Q和Q的波形，设初态为“0”。解：其输出波形如图所示注：主从RS触发器克服了同步RS触发器在CP＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0.28例右图为主从型SR触发器输入信号波形，试画出输出端Q和Q11Qn0000110XX10QnQn2.特性表二、主从JK

触发器（为解除约束在S=R=1次态也确定）1.电路结构

CLK

JK

J=K=0时,Qn+1=QnJ≠K

时，Qn+1=JJ=K=1时,Qn+1=QnQn+1

J

KQ’主从SRQQ1Q1’CLK2911Qn0000110XX10计数状态下，电路的输出电压波形，随CLK

作用沿的到来自动改变。3.说明设初态Q=0设：CLK作用沿为下降沿tCLKtJ=KtQ13）J=K=1时，Qn+1=Qn

是计数状态。1）CLK高电平触发有效；2）无约束条件；30计数状态下，电路的输出电压波形，随CLK5.动作特点

CLK=1

期间，若JK端的状态有跳变，则无法根据其特性表，正确判断电路的输出状态，必须考虑该期间输入状态的全部变化过程。4.逻辑符号&&C11J1KQQSDRDJ1J2CLKK1K2C11J1KQQSDRDJCLKKC11J1KQQJCLKK【问题】CLK=1期间，主触发器的输出端Q1随J、K端状态只改变一次，且一旦变化就不会回到原来状态。——一次变化现象CLK下降沿到来时，从触发器的输出端Q最多只能改变一次。315.动作特点 CLK=1期间，若JK端的主从SR

J

KQQ’Q1Q1’CLK32主从SRJKQQ’Q1Q例：已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。

为使主从JK

触发器按其特性表正常工作，必须保证在CLK=1期间，输入端(J、K端)的状态保持不变。【强调】33例：已知主从JK触发器J、K的波形如图所示，画出输出Q的波形三、脉冲触发方式的动作特点触发器的翻转分两步。

(1)CLK=1期间，主触发器接受输入端的信号，被置成相应状态；

(2)CLK下降沿到来时，从触发器按照主触发器的状态翻转。CLK=1的全部时间里，输入信号都将对主触发器起控制作用。CLK=1期间若输入信号发生了变化，CLK下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，此时必须考虑整个CLK=1期间输入信号的变化过程以确定触发器的状态。34三、脉冲触发方式的动作特点触发器的翻转分两步。340005.3.4触发器按逻辑功能的分类1.特性表一、SR触发器凡在时钟控制下，逻辑功能符合此特性表的触发器就叫做SR触发器。RS001010011100101110111000不定111不定D触发器等。T触发器、JK触发器、SR触发器、时钟控制的触发器，按功能分:n

Qn+1

Q“1”触发有效保持清零置1350005.3.4触发器按2.特性方程3.状态转换图它表明Q从Qn→Qn+1所需要的输入条件。综上可知描述触发器的逻辑功能有三种方法：

特性表、特性方程和状态转换图。01R=XS=0R=0S=1R=1S=0R=0S=X

RSQQn+1n01000111100111XX00可从特性表中归纳得到，由特性表填卡诺图化简得特性方程：Qn+1=S+RQnSR=0(约束条件）362.特性方程3.状态转换图它表明Q从Qn→Qn+JKQnQn+1二、JK触发器凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做JK触发器。1.特性表2.特性方程Q=JQ+KQn+1nn由特性表填卡诺图化简得：00101001110110011100011100011100“1”触发有效JKQQn+1n010001111001001011保持清零置1计数37JKQnQn+1二、JK触3.状态转换图0J=0K=XJ=XK=0J=1K=XJ=XK=11三、T触发器

凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做T触发器。

TQnQn+100011011101.特性表10说明保持计数383.状态转换图0J=04.逻辑符号2.特性方程3.状态转换图Qn+1=TQn+TQn1T=0T=0T=1T=10JK触发器的J和K相连作为T输入端→T触发器T=1→T’触发器，

T’触发器的特性方程：394.逻辑符号2.特性方程3.状态转换图Qn+1=四、D触发器1.特性表2.特性方程3.状态转换图凡在时钟控制下，逻辑功能符合此特性表的触发器,叫做D触发器。DQnQn+1011011001100Q=D

n+101D=1D=0D=0D=140四、D触发器1.特性表2.特性方程3.状态转换图五、触发器功能的转换1.用JK触发器转换成其他功能的触发器

(1)JK→D

分别写出JK触发器和D触发器的特性方程：比较得：41五、触发器功能的转换1.用JK触发器转换成其他功能的触发器比

(2)JK→SR

J=S，K=R。JK触发器、SR触发器和T触发器中：JK触发器的逻辑功能最强，包含了另外两种触发器的所有逻辑功能。

(3)JK→T

J=K=T。42(2)JK→SRJ=S，K=2．用D触发器转换成其他功能的触发器(1)D→JK写出D触发器和JK触发器的特性方程：

比较两式，得：

432．用D触发器转换成其他功能的触发器(1)D→JK比较两式，(2)D→T图（b）(3)D→T’图（c）

4444六、触发器的电路结构和逻辑功能、触发方式的关系1、电路结构和逻辑功能触发器的电路结构和逻辑功能之间不存在固定的对应关系

如SR触发器可以是电平触发的同步结构，也有脉冲触发的主从结构逻辑功能和触发方式是触发器的两个重要特性。2、电路结构和触发方式

触发器的触发方式是由电路结构决定的，即电路结构形式与触发方式之间有固定的对应关系5.3.5触发器的动态特性（自学）45六、触发器的电路结构和逻辑功能、触发方式的关系1、电路结构和作业：

P250：1、4、7、9、11、13、15、18（奇数）、19（奇数）、24

46作业：

P250：1、4、7、9、11、13、15、18（奇第五章半导体存储电路5.1概述5.2SR锁存器5.3触发器5.4寄存器5.5存储器47第五章半导体存储电路5.1概述11、了解各种半导体存储电路的结构，理解工作原理并掌握使用方法。2、SR锁存器、触发器、寄存器和存储器的工作特点。3、不同触发器的逻辑功能及动作特点。4、扩展存储器容量的方法。5、用存储器设计组合逻辑电路的原理和方法。本章要求481、了解各种半导体存储电路的结构，理解工作原理并掌握使用方法5.1概述存储电路：在计算机或数字系统中存储数据。存储单元：只能存储一位数据的电路。存储电路寄存器（Register）：存储一组数据的存储电路。存储器（Memory）：存储大量数据的存储电路。存储单元静态存储单元：锁存器和触发器，由门电路构成，不断电则数据不丢失且工作速度快动态存储单元：利用电容的电荷存储效应来存储数据。要定期刷新保证数据不丢失，速度慢但结构简单。寄存器：由一组触发器构成，N个触发器组成的寄存器可存储一组N位的二值数据，各触发器输入输出都有引出脚与外电路相连可快速交换数据。495.1概述存储电路：在计算机或数字系统中存储数据。存储单随机存储器（RandomAccessMemory

RAM）：数据易失，用于存放一些临时性的数据或中间结果、需要经常改变的存储内容。只读存储器（Read-OnlyMemoryROM）：掉电不丢失数据，用于存放永久性的、不变的数据。存储器5.1概述ROM掩模ROM可编程ROM：PROM可擦除可编程ROM：EPROM电抹可编程ROM:

E2PROMRAM静态RAM（SRAM）:静态存储单元动态RAM（DRAM）：动态存储单元50随机存储器（RandomAccessMemoryRAM

Q端、Q端为两个互补的输出端

；1.电路结构

≥1

≥1QQSDRDQ=1、Q=0，定义为1态；置1输入端(置位端)置0输入端(复位端)

SD

、RD端是信号引入端。脚标“D”表示直接输入。一、由或非门组成的SR锁存器电路中有反馈——门电路的输入端、输出端交叉耦合。00vO1vO2vI1Q=0、Q=1，定义为0态；5.2SR锁存器(Set-ResetLatch)-----有记忆功能51Q端、Q端为两个互补的输出端；1.电路结构≥111100000置1清0保持10原态01000原态1保持3、特性表10012、工作原理（1输入有效）

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRDQ-原态/初态，Q*-新态/次态11000①1110①011011000101101100100005211100000置1清0保持10原态01000原态1保持3、不允许11不允许4、简化特性表SD

RD

100*1置1清00Qn保持Qn+1说明110100002、工作原理（1输入有效）

≥1

≥1QQSDRD3、特性表0000001110011011010001101100①1110①0次态不定00

≥1

≥1QQSDRD0①/*：含义53不允许11不允许4、简化特性表SDRD100约束条件：S·R=0。(不允许出现

SD=RD=0的情况)4.逻辑框图SRQSDRDQ“0”输入有效“1”输入有效SRQSDRDQ二、由与非门组成的SR锁存器&&QQSDRD不允许011*1置1清00Qn保持Qn+1说明001011SD

RD

54约束条件：S·R=0。(不允许出现SD=RD=0的情况)三、SR锁存器的特点１、有两个互补的输出端，有两个稳定状态。２、有复位（Q=0）、置位（Q=1）、保持原状态三种功能。３、R（复位输入）端、S

（置位输入）端可以是低电平有效，也可以是高电平有效，取决于锁存器的结构。４、由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，“一触即发”。５、具有记忆功能。55三、SR锁存器的特点１、有两个互补的输出端，有两个稳定状态。动作特点在任何时刻，输入都能直接改变输出的状态。例5.2.1已知由与非门构成的SR锁存器输入端的波形，试画出输出端Q和Q的波形解：波形如图5.2.3所示图5.2.356动作特点在任何时刻，输入都能直接改变输出的状态。例5.2.1【问题】锁存器的作用是什么？SD’RD’Q12Q’开关电路实现了开关的稳定切换---防抖。57【问题】锁存器的作用是什么？SD’RD’Q12Q’开关电路实按逻辑功能分：5.3触发器

（Flip-Flop）按触发方式分：触发器的特点：只有当触发信号CLK到来时，触发器的置1置0端才起作用；触发信号可作为多个触发器的同步控制信号/时钟。SR型、D型、JK型、T型等。电平触发、

边沿触发、脉冲触发。在锁存器置1置0输入基础上增加一个触发信号输入端

------时钟信号CLOCK(CLK/CP)58按逻辑功能分：5.3触发器

（Flip-Flop）按触发G1、G2

门构成SR锁存器，&&QQSDRD&&CLKRSG1G2G3G41.电路结构一、同步SR触发器G3、G4

门构成输入控制电路。5.3.1电平触发的触发器触发信号——同步控制信号/时钟信号(脉冲)/时钟/使能控制信号（CLK

/CP/EN）

CLK=0时，CLK=1时，G3、G4

门封锁，触发器不起作用，输出保持原态。G3、G4

门打开，触发器工作。59G1、G2门构成SR锁存器，&&QQSDRD&&CLKRS2.工作原理（“1”触发有效）

CLK=0时，

CLK=1，在S端有效时，

CLK=1，在

R端有效时，11111111000000CLK=1时，

&

&QQ

&

&CLKRSG1G2G3G4

&

&QQ

&

&CLKRSG1G2G3G4G3、G4

门封锁，触发器不起作用，输出保持原态。G3、G4

门打开，触发器工作。输出为“1”态。

输出为“0”态。602.工作原理（“1”触发有效）CLK=0时，C3.特性表CLKRSQn+101110001101110QnQnXX1*15.逻辑符号不允许置1清0保持说明保持4.说明1)表中*表示：若R、S

端同时有效，则当R、S

端的有效信号同时消失时，电路的次态不定；3)输入端的约束条件：1S1RQSRQC1CLK2)状态转换分别由R、S和CLK控制。R、S控制状态转换的结果；CLK控制状态转换的时间。S

.R=0613.特性表CLKRS

SD(/RD)=0，即可将触发器置1(/清零)，不受CLK和输入信号的控制。＜应在CLK＝0的状态下进行＞在CLK控制下正常工作时应使SD=RD=1。6.带异步置位、复位端的电平触发SR触发器图5.3.2

在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成指定状态，故实际的同步SR触发器设置了异步置位端SD和异步复位端RD小圆圈表示低电平有效无小圆圈表示高电平触发在CLK=1（有效电平）的全部时间里，S、R端信号的变化都将引起触发器输出状态的变化。7.动作特点62SD(/RD)=0，即可将触发器置1(/清零二、电平触发D触发器(D型锁存器)1.电路结构&&QQSDRD&&CLKRSG1G2G3G41DCLKDQn+1011

0

11Qn0X置1清0保持说明2.特性表

(“1”触发有效)3.逻辑符号1DQDQC1CLK63二、电平触发D触发器(D型锁存器)1.电路结构&&QQ12SRQCLK三、电平触发的触发器特点RD干扰信号跳变问题1：抗干扰能力差。在CLK=1（有效电平）的全部时间里，输入端S、R状态的变化都将引起触发器输出状态的变化。CLK=0后，触发器保存的是CLK回到0以前瞬间的状态。1.动作特点2.缺点6412SRQCLK三、电平触发的触发在CLK=1期间输入发生多次变化，则触发器的输出状态也可能发生多次翻转。

在一个时钟脉冲周期中，触发器发生多次翻转（两次或两次以上翻转）的现象叫做空翻。问题2：空翻。有效翻转空翻65在CLK=1期间输入发生多次变化，则触发器的边沿触发的触发器的特点：①触发器只在时钟跳转时(上升沿/下降沿)发生翻转

；②在CLK=1或0期间，输入端的任何变化都不影响输出。上升沿/正边沿触发:触发器的翻转发生在上升沿。下降沿/负边沿触发:触发器的翻转发生在下降沿。5.3.2边沿触发的触发器产生背景：①提高触发器的可靠性，增强抗干扰能力。②CLK=1（或0）期间输入控制电平的改变不影响触发器的次态。66边沿触发的触发器的特点：上升沿/正边沿触发:触发器的翻转发生用两个电平触发D触发器组成的边沿触发器一、电路结构和工作原理5.3.2边沿触发的触发器①当CLK＝0，触发器状态不变，FF1输出状态与D相同；②当CLK＝1，即，触发器FF1状态与上升沿到来之前的D状态相同并保持（因为CLK1＝0）。而与此同时，FF2输出Q的状态被置成上升沿到来之前的D的状态，而与其它时刻D的状态无关。67用两个电平触发D触发器组成的边沿触发器一、电路结构和工作原理利用CMOS传输门的边沿触发器68利用CMOS传输门的边沿触发器22逻辑符号C11DQQDCLK特性表无跳变XQn0011说明保持存数CLKDQn+1SDRDC11DQQDCLK具有异步置位、复位功能的边沿D触发器69逻辑符号C11DQQDCLK特性表无跳变XQn0011说明保图5.3.870图5.3.824二、边沿触发方式的动作特点触发器的次态仅取决于时钟信号的上升沿/下降沿到达时输入的逻辑状态，而在此之前或之后输入信号的变化不影响输出端的状态。【强调】当D端信号和CLK

作用沿同时跳变时，触发器存入的是D跳变前的状态。设初态Q=000例：tCLKtDtQ71二、边沿触发方式的动作特点触发器的次态仅取5.3.3脉冲触发的触发器为避免空翻现象，提高触发器工作的可靠性，要求在一个CLK周期里输出端的状态只改变一次。主从CLK

主

从

工作情况10打开封锁封锁打开主触发器工作从触发器保持主触发器保持从触发器工作Q1状态不再变化;Q

=Q1Q1状态跟随R、S变化;Q不变725.3.3脉冲触发的触发器为避免空翻现象

特性表

CLK

SRQn+1000100111XXQn10表中*表示：若R、S

端同时有效，则在CLK回到0后，输出状态不定；1*Qn在

CLK=1期间，主触发器的输出端Q1随R、S端状态的改变可多次改变；

在CLK下降沿到来时，从触发器的输出端Q最多只能改变一次（避免了出现“空翻”）。动作特点①主触发器在CLK=1期间仍会出现空翻现象——多次变化现象；②从触发器只能输出在CLK=1期间主触发器最后一次变化得到的状态；③输入信号仍有约束条件——SR=0。【问题】【强调】特性表适于在

CLK=1期间，输入端（R、S

端）的状态保持不变。73特性表CLKSRQn+1例

右图为主从型SR触发器输入信号波形，试画出输出端Q和Q的波形，设初态为“0”。解：其输出波形如图所示注：主从RS触发器克服了同步RS触发器在CP＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0.74例右图为主从型SR触发器输入信号波形，试画出输出端Q和Q11Qn0000110XX10QnQn2.特性表二、主从JK

触发器（为解除约束在S=R=1次态也确定）1.电路结构

CLK

JK

J=K=0时,Qn+1=QnJ≠K

时，Qn+1=JJ=K=1时,Qn+1=QnQn+1

J

KQ’主从SRQQ1Q1’CLK7511Qn0000110XX10计数状态下，电路的输出电压波形，随CLK

作用沿的到来自动改变。3.说明设初态Q=0设：CLK作用沿为下降沿tCLKtJ=KtQ13）J=K=1时，Qn+1=Qn

是计数状态。1）CLK高电平触发有效；2）无约束条件；76计数状态下，电路的输出电压波形，随CLK5.动作特点

CLK=1

期间，若JK端的状态有跳变，则无法根据其特性表，正确判断电路的输出状态，必须考虑该期间输入状态的全部变化过程。4.逻辑符号&&C11J1KQQSDRDJ1J2CLKK1K2C11J1KQQSDRDJCLKKC11J1KQQJCLKK【问题】CLK=1期间，主触发器的输出端Q1随J、K端状态只改变一次，且一旦变化就不会回到原来状态。——一次变化现象CLK下降沿到来时，从触发器的输出端Q最多只能改变一次。775.动作特点 CLK=1期间，若JK端的主从SR

J

KQQ’Q1Q1’CLK78主从SRJKQQ’Q1Q例：已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。

为使主从JK

触发器按其特性表正常工作，必须保证在CLK=1期间，输入端(J、K端)的状态保持不变。【强调】79例：已知主从JK触发器J、K的波形如图所示，画出输出Q的波形三、脉冲触发方式的动作特点触发器的翻转分两步。

(1)CLK=1期间，主触发器接受输入端的信号，被置成相应状态；

(2)CLK下降沿到来时，从触发器按照主触发器的状态翻转。CLK=1的全部时间里，输入信号都将对主触发器起控制作用。CLK=1期间若输入信号发生了变化，CLK下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，此时必须考虑整个CLK=1期间输入信号的变化过程以确定触发器的状态。80三、脉冲触发方式的动作特点触发器的翻转分两步。340005.3.4触发器按逻辑功能的分类1.特性表一、SR触发器凡在时钟控制下，逻辑功能符合此特性表的触发器就叫做SR触发器。RS001010011100101110111000不定111不定D触发器等。T触发器、JK触发器、SR触发器、时钟控制的触发器，按功能分:n

Qn+1

Q“1”触发有效保持清零置1810005.3.4触发器按2.特性方程3.状态转换图它表明Q从Qn→Qn+1所需要的输入条件。综上可知描述触发器的逻辑功能有三种方法：