计算机专业基础综合(存储器系统的层次结构)模拟试卷3

计算机专业基础综合(存储器系统的层次结构)模拟试卷3(总分：52.00，做题时间：90分钟)一、＜B＞单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。〈/B〉(总题数：22，分数：44.00)下列关于存储系统层次结构的说法中，不正确的是()。存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小Cache-主存层次设置的目的是为了提高主存的等效访问速度主存一辅存层次设置的目的是为了提高主存的等效存储容量存储系统层次结构对程序员都是透明的丿此题考查的知识点：存储系统层次结构的基本概念。Cache-主存层次对所有程序员都是透明的。主存-辅存层次只对应用程序员透明，对系统程序员不透明。存储器的存取周期与存储器的存取时间的关系是()。存取周期大于存取时间丿存取周期等于存取时间存取周期小于存取时间存取周期与存取时间关系不确定此题考查存储器存取周期与存取时间的概念及其关系。存取周期是存储器进行连续地读或写操作允许的最短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。以下几种存储器中，存取速度最快的是()。Cache寄存器丿内存光盘存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。寄存器就是离CPU最近的存储器。属于易失性存储器的是()。E2PROMCache丿FlashMemoryCD-ROM易失性存储器包括Cache。虚拟存储器理论上的最大容量取决于()。辅存容量主存容量虚地址长度丿实地址长度虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的最大容量取决于虚地址长度，主存储器的最大容量取决于实地址长度。下列存储保护方案中，不是针对“地址越界”访存违例的是()。界限保护键保护环保护设置访问权限位丿设置访问权限位是针对“访问越权”访存违例的。下列关于DRAM刷新的说法中，错误的是()。刷新是指对DRAM中的存储电容重新充电刷新是通过对存储单元进行“读但不输出数据”的操作来实现由于DRAM。内部设有专门的刷新电路，所以访存期间允许进行刷新-丿刷新期间不允许访存，这段时间称为“访存死区（也叫死时间）”DRAM在访存期间不允许刷新。下列关于ROM和RAM的叙述中，正确的是（）。CD-ROM实质上是ROMFlash是对RAM的改进，可以实现随机存取RAM的读出方式是破坏性读出，因此读后需要再生只有DRAM读后需要刷新丿CD-ROM是光盘存储器，是一种机械式的存储器，与ROM有本质的区别，选项A错误。Flash存储器是E2PROM的改进产品，虽然它也可以实现随机存取，但从原理上讲仍属于ROM，而且RAM是易失性存储器，选项B错误。DRAM的读出方式并不是破坏性的，读出后不需再生，选项C错误。SRAM采用双稳态触发器来记忆信息，因此不需要再生；而DRAM采用电容存储电荷的原理来存储信息，只能维持很短的时间，因此需要再生，选项D正确。下面是有关DRAM和SRAM存储器芯片的叙述：I.DRAM芯片的集成度比SRAM高II.DRAM芯片的成本比SRAM高III.DRAM芯片的速度比SRAM快IV.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新通常情况下，错误的是（）。I和III和III丿III和VI和VDRAM的集成度高于SRAM，SRAM的速度高于DRAM，可以推出DRAM的成本低于SRAM。SRAM芯片工作时不需要刷新，DRAM芯片工作时需要刷新。随机存储器RAM可分为静态和动态两种。SRAM由6个MOS管组成一个记忆单元，它的存取速度快，但集成度低，功耗也较大；DRAM由4个MOS管或单个MOS管组成一个记忆单元，它的集成度高，功耗小，但存取速度慢。DRAM是靠MOS电路中的栅极电容来存储信息的，栅极电容上的电荷数目会随着时间推移逐步泄漏，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程称为刷新。下列关于DRAM刷新的说法中，错误的是（）。刷新操作按行进行，一次刷新一行中的全部存储单元刷新所需的行地址由DRAM内部的刷新计数器（行地址生成器）给出集中刷新的“死时间”要大于异步刷新的“死时间”分散刷新方式同样存在“死时间”丿分散刷新方式不存在死时间。下列关于Cache的说法中，正确的是（）。米用直接映像时，Cache无需考虑替换问题丿如果选用最优替换算法，则Cache的命中率可以达到100%Cache本身的速度越快，则Cache存储器的等效访问速度就越快Cache的容量与主存的容量差别越大越好由于主存块是在不命中时被装入Cache，所以Cache-命中率不可能达到100%。命中率比Cache本身速度对Cache的等效访问速度影响更大。“小端次序”的机器上，四字节数据1234.5678H按字节地址由小到大依次存在为（）。12345678H56781234H34127856H78563412H丿此题考查小端次序的基本概念。为了提高访问主存中信息的速度，要求“信息按整数边界存储（对齐方式存储）”，其含义是（）。信息的字节长度必须是整数信息单元的存储地址是其字节长度的整数倍丿信息单元的字节长度必须是整数信息单元的存储地址必须是整数此题考查“信息按整数边界存储”的概念。某存储系统中，主存容量是Cache容量的1024倍，Cache被分为8个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为()。(假设不考虑一致维护位。)6X1025bits8X10bits6X1024bits8X11bits丿由于Cache被分为8个块，那么Cache有8行，采用直接映像，一行相当于一组。故该标记阵列每行存储1个标记项，其中主存标记项为10bits(210=1024,是Cache容量的1024倍，那么就是地址长度比Cache长10位)，加上1位有效位，即为8X11bits。下面说法中正确的是()。有了稳定的地址和写入的数据，再有了片选信号才能给出写命令，以便保证无误的写操作有了稳定的地址与片选信号才可以读信号应有一定的持续时间，以保证读写操作得以正常完成以上说法都正确丿存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据，它们之间在时序配合上要满足以下这些条件：有了稳定的地址与片选信号才可以读；有了稳定的地址和写入的数据，再有了片选信号才能给出写命令，以便保证无误的写操作。此外，这些信号应有一定的持续时间，以保证读写操作得以正常完成。虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是()。快表与慢表都存储在主存中，但快表比慢表容量小快表采用了优化的搜索算法，因此查找速度快快表比慢表的命中率高，因此快表可以得到更多的搜索结果快表采用高速存储器件组成，按照查找内容访问，因此比慢表查找速度快丿快表采用的是相联存储器，而不是依赖搜索算法来查找的，而慢表通常是依赖于查找算法，故选项A和B错误。快表的命中率有可能高于慢表，但快表仅是慢表的一个部分拷贝，不能得到比慢表更多的结果，因此选项C错误。已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存的存取周期为200ns，Cache/主存的效率是()。TOC\o"1-5"\h\z0.920.94丿0.960.98R=T/T=4；T=T/4=50ns；E=1/[R+(1一R)H]=1/[4+(1—4)X0.98]=0.94。mc cm已知Cache命中率H=0.98,主存比Cache慢4倍,已知主存的存取周期为200ns，平均访问时间是()。125ns75 ns55 ns53 ns VR=T/T =4；T=T/4=50ns；T=T/E=TX[4—3X0.98]=50X1.06=53ns。mc cm ac cCPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存为250ns，那么Cache/主存系统的效率为()。86.3％87.2％83.3％V85.5％命中率H=N/(N+N)=3800/(3800+200)=0.95；主存慢于(2ache的倍率：r=t/t=250nsc cm mc/50ns=5；访问效率：e=1/[r+(1—r)H]=1/[5+(1—5)X0.95]=83.3%。下列关于Cache和虚拟存储器的叙述中，正确的是（）。当Cache没有命中时，会引起处理器切换进程，以更新Cache中的内容当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容丿Cache和虚拟存储器由硬件和操作系统共同实现，对应用程序员均是透明的虚拟存储器的容量等于主存和辅存的容量之和（2ache失效与虚拟存储器失效的处理方法不同，Cache完全由硬件实现，不涉及软件端，而虚拟存储器由硬件和OS共同完成，缺页时才会发出缺页中断，故选项A错误，选项B正确，选项C错误。在虚拟存储器中，主存的内容只是辅存的一部分内容，故选项D错误。影响高速缓存命中率的因素有（）。I•每次与内存交换信息的单位量II.Cache的容量III.Cache结构IV.不同映像方式V.主存的大小I、II、III、IV丿I、II和IIII、III和IV只有I影响Cache命中率的因素有以下几点：（1）Cache的容量：更大的Cache容量，对提高命中率是有好处的，而容量达到一定值之后，再增加其容量对命中率的提高并不明显。（2）Cachelinesize（每次与内存交换信息的单位量）：Cache在命中的情况下，可以在0等待状态快速向cPu提供指令和数据，而一旦不命中，CPU就必须到主存去取信息，会增加几个等待状态。所以为减少访问内存的次数，可通过每次到内存取信息时不是以一个字为单位，而是以几个字在主存与Cache之间实现信息传送。Cachelinesize太大，会减慢本次完成传送的进度，还可能出现Cache中太多信息而不被CPU使用，造成费时费资源。（3）多级的Cache结构：在已有Cache存储器系统之外再增加一个容量更大的Cache，此时第一级Cache中保存的信息第二级Cache中也保存，CPU访问第一级Cache出现缺失时就去访问第二级Cache。若两个Cache命中率为90%，两个合起来的命中率为99%，所以不可再增加第三级Cacheo（4）不同映像方式：全相联映像方式很难实用，直接映像方式命中率略低，多路组相联映像方式性能／价格比更好。设某按字节编址的计算机已配有00000H〜07FFFH的ROM区，地址线为20位，现再用16KX8位的RAM芯片构成剩下的RAM区08000H〜FFFFFH，则需要这样的RAM芯片（）片。TOC\o"1-5"\h\z6162丿6364RAM区的地址范围为00001000000000000000〜11111111111111111111，由此可知RAM区的大小为31X32.KB，（31X32KB）/16KB=62°二、＜B＞综合应用题41-47小题。〈/B〉（总题数：4,分数：8.00）说明页表的组成与程序逻辑地址到内存物理地址的变换过程。快表是一定要有的吗?说明快表内容的组成与读写原理。正确答案：（正确答案：页表由若干表项组成，每个虚页号对应页表中的一个表项，表项的内容可以由如下部分组成：最重要的是一个虚页被分配在主存中的实际页号，还可能包括页装入（有效）位、修改标记位、替换控制位、其他保护位等组成的控制位字段。地址变换过程：用虚地址中的虚页号与页表基地址相加，求出对应该虚页的页表表项在主存中的实际地址，从该表项的实页号字段取出实页号再拼上虚地址中的页内地址，就得到读主存数据用的实际地址。为了解决当要读页内的某个存储单元时，需读两次主存才能取得要读的数据的问题（读两次主存过程：首先要读一次主存，通过查页表求出实存地址，然后再读一次主存），设立一个完全用快速硬件实现的容量很小的快速页表，又称转换旁路缓冲器，用于存放在页表中使用最频繁的、为数不多的那些表项的内容。快表主要有虚页号和实页号两项内容。经快表实现的地址转换过程：用虚地址中的虚页号去与快表中虚页号字段的内容相比较，与哪个表项中的虚页号相同，则可以取出该表项中的实页号，并与页内地址拼接出主存实际地址。这一过程可以很快完成，类似于高速缓冲存储器的运行原理。当在快表中找不到该虚页号时，就要到主存中经慢表找出该虚页号对应的实页号，在得到一个主存实际地址的同时用该虚页号和实页号替换快表的一个表项的内容，以反映这次操作的形势。）说明段表的组成与逻辑段地址到内存物理地址的变换。

正确答案：(正确答案：段表也是一个特定的段，通常被保存在主存中。段表由多个入口(表项)组成，每个表项由三部分内容构成：段起始地址、段的长度、段的装入位。段起始地址给出的是本段在主存中的起始地址，该起始地址加上段内地址就得到本段的一个字在主存中的真正地址。段的长度用于主存使用的合法性检查，当出现段内地址超过段的长度时，就是主存使用中的一个地址越界错误。段的装入位用于判断本段是否已装入主存。地址转换过程，从概念上讲可以用如下办法完成：把逻辑地址中的段号与段表基地址的内容相加，用相加之和作地址，找到段表的一个表项，检查该表项中的装入位，其内容为1，表示该段已调入主存，从表项中取段的起始地址与逻辑地址中的段内地址相加，就得到一个数据在主存中的实际地址。若表项的装入位的值为0，表示该段尚未调入主存，则操作系统负责首先把该段从磁盘装入主存，并相应修改段表中的该表项内容，之后才可以完成地址转换过程。)CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache存取周期为40ns,主存储取周期为160ns。求：(l)Cache的命中率H。(2)Cache-主存系统的访问效率e。(3)平均访问时间