AD转换芯片TLC1549功能引脚

TLC1549C,TLC1549I,TLC1549M10位模数转换器带串行控制特点：10位分辨率A/D转换器固有的采样与保持总不可调整误差……±1LSBMax片内系统时钟终端兼容tlc549和tlv1549采用CMOS技术1.概述1.1一般说明TLC1549C,TLC1549I,andTLC1549M是10位开关电容逐次逼近模数转换器。这些器件有两个数字输入端口和一个3态输出端口：片选（CS），输入/输出时钟（I/OCLOCK）以及地址输入端（DATAINPUT），它们组成（提供）一个三线接口与串行接口主处理器或其他外围的串行口通讯。采样-保持是自动的。本器件中的转换器结合外部输入的差分高阻抗的基准电压，具有简化比率转换、刻度以及模拟电路与逻辑电路和电源噪声隔离的特点。开关电容的设计可以使在整个温度范围内有较小的转换误差。TLC1549C的工作温度范围为0°C至70°C。TLC1549I的工作温度范围为-40°C至85°C。TLC1549M的工作温度范围为-55°C至125°C,超过军用温度范围。2.详细说明当芯片选择（CS）无效（高）时，I/OCLOCK跟先前一样禁止以及DATAOUT为高阻抗状态。当串行借口让CS有效（低）时，开始转换过程，I/OCLOCK使能，并使DATAOUT端脱离高阻抗状态。然后，串行接口向I/OCLOCK提供时钟序列，并从DATAOUT接收先前转换的结果。I/OCLOCK从主机串行接口上接收到一个10至16个时钟的序列。前10个时钟为采样模拟输入提供控制时序。在使用TLC1549时有六种基本串行接口时序模式可供选用，这些模式的区分主要取决于I/OCLOCK的速度和CS的变化，如表1。这些模式是：（1）快速模式，10个时钟的转换时间，转换期间CS无效（高）；（2）快速模式，10个时钟的转换时间，转换期间CS时而有效（低）；（3）快速模式，11至16个时钟的转换时间，转换期间CS无效（高）；（4）快速模式，16个时钟的转换时间，转换期间CS时而有效（低）；（5）低速模式，11至16个时钟的转换时间，转换期间CS无效（高）；（6）低速模式，16个时钟的转换时间，转换期间CS时而有效（低）。在模式1，模式3，模式5中，先前转换结果的MSB在CS的下降沿时，出现在DATAOUT。在模式2，模式4中，先前转换结果的MSB在第10个I/OCLOCK下降沿后的21仇s内，出现在DATAOUT。在模式6中，先前转换结果的MSB在第16个I/OCLOCK下降沿时，出现在DATAOUT。其余9位字节在随后的9个I/OCLOCK下降沿依次输出，10位数据通过DATAOUT传输到主机的串行口。一共用了多少串行时钟取决于工作模式，但是要进行转换需要至少10个时钟。在第10个时钟下降沿，内部逻辑将DATAOUT置低，以确保当I/OCLOCK转换超过10个时钟长度时，其余位电平为零。表1列出了工作模式，包括与CS的关系，能够使用的串行口转换时钟个数，前一次转换结果的MSB在何时出现在输出口。表1工作模式模式CSI/O时钟数MSB时序图模式1转换期间保持高电平10CS下降沿图6模式2时而为低1021ps内图7高速模式模式3转换期间保持高电平11至16CS下降沿图8模式4时而为低1621ps内图9模式5转换期间保持高电平11至16CS下降沿图10低速模式模式6时而为低16第16个时钟下降沿图11所有的工作模式中都需要在第10个I/OCLOCK的下降沿后延时21ps才能启动下一次新的转换。在串行数据传输期间，CS必须为有效（低）从而使能I/OCLOCK。当CS在数据传输期间被触发（模式1，3和5），只有CS电平维持至少1.425ps才能被认为是有效。如果转换时间超过了10个I/OCLOCK时钟（模式3，4，5和6），第11个时钟上升沿必须在第10个I/OCLOCK时钟下降沿后9.5ps内出现，否则，器件有可能与串行口主控机失去同步。这样，就必须触发CS去重启动。2.1高速模式如果TLC1549在第10个I/OCLOCK的下降沿后21ps内就完成一次串行转换，那么TLC1549处于高速模式。用10个时钟完成转换的情况，该器件只能是处于高速模式。模式1：高速模式转换期间CS无效（高），10时钟的转换周期在此模式下，每次转换周期是10个时钟，并且在转换期间CS为无效（高）。转换在CS下降沿启动，并将DATAOUT脱离高阻状态。在指定时间的延时后，转换在CS的上升沿终止，并恢复DATAOUT的高阻状态。同样，CS的上升沿将在1个setuptime加2个内部系统时钟fallingedges的时间内，禁止I/OCLOCK。模式2：高速模式转换期间CS时而有效（低），10时钟的转换周期在此模式下，每次转换周期是10个时钟，并且在转换期间CS时而有效（低）。经过初期的转换，在随后的转换中CS保持有效（低）。在第10个I/OCLOCK时钟下降沿后21ps内，前一次转换结果的MSB出现在DATAOUT。模式3：高速模式转换期间CS无效（高），11至16时钟的转换周期在此模式下，每次转换周期可以是11至16个时钟，并且在转换期间CS为无效（高）。转换在CS下降沿启动，并将DATAOUT脱离高阻状态。在指定时间的延时后，转换在CS的上升沿终止，并恢复DATAOUT的高阻状态。同样，CS的上升沿将在1个setuptime加2个内部系统时钟fallingedges的时间内，禁止I/OCLOCKo模式4：高速模式转换期间CS时而有效（低），16时钟的转换周期在此模式下，每次转换周期必须是16个时钟，并且在转换期间CS时而有效（低）。经过初期的转换，在随后的转换中CS保持有效（低）。在第10个I/OCLOCK时钟下降沿后2川s内，前一次转换结果的MSB出现在DATAOUT。2.2低速模式在低速模式下，串行I/OCLOCK数据传输在第10个I/OCLOCK的下降沿后的2川s内完成。模式5：低速模式转换期间CS无效（高），11至16时钟的转换周期在此模式下，每次转换周期可以是11至16个时钟，并且在转换期间CS为无效（高）。转换在CS下降沿启动，并将DATAOUT脱离高阻状态。在指定时间的延时后，转换在CS的上升沿终止，并恢复DATAOUT的高阻状态。同样，CS的上升沿将在1个setuptime加2个内部系统时钟fallingedges的时间内，禁止I/OCLOCKo模式6：低速模式转换期间CS时而有效（低），16时钟的转换周期在此模式下，每次转换周期必须是16个时钟，并且在转换期间CS时而有效（低）。经过初期的转换，在随后的转换中CS保持有效（低）。在第16个I/OCLOCK时钟下降沿开始每个转换时序，让DATAOUT脱离低电平，允许前一次转换的MSB立即出现在DATAOUT。器件由串行接口控制准备下一次16时钟的转换周期。2.3模拟输入采样模拟输入采样在第3个I/OCLOCK下降沿启动，并持续7个I/OCLOCK。采样在第10个I/OCLOCK的下降沿被保持。2.4转换器和模拟输入在逐次逼近转换系统中的CMOS门限检测器通过检测在一系列二进制加权的电容器上的电荷来决定每一位的值（见图1）。在转换过程的第一步，通过同时接通Sc开关和所有的ST开关对模拟输入采样。这样使得所有电容器充电到输入电压。在转换过程的第二步，所有ST和Sc开关被断开并且门限检测器开始通过辨认每个电容器上相对于基准（REF-）电压的电荷（电压）来确定每一位的值。在开关系列中，10个电容器分别被检测直到所有10位被确认，以后转换过程又重复进行。在辨认第一个电容上的电压时，门限检测器检查第一个电容（权重=512）。这个电容的节点512被切换到REF+电压，而在这个多级连接中的所有其它电容器的相同节点被切换到REF-。如果在总和节点上的电压大于门限检测器的跳变点（近似1/2Vcc）时，那么位0被送入输出寄存器，并且这个512权重的电容器被切换到REF-。如果在总和节点上的电压小于门限检测器的跳变点时，那么位1被送入寄存器，并且这个512权重的电容器保持与REF+的连接参与逐次逼近过程的后面几步。这个过程对256权重的电容器、128权重的电容器以及沿线的其它电容依次检测直到所有位都被确定。对逐次逼近过程的每一步，初始的电荷在电容器间被重新分配。这个转换过程依靠电荷的重新分配来决定从MSB到LSB各位。图1 逐次逼近系统的简化电路图2.5片选操作CS能够在电平边沿启动所有的工作模式，并且能够终止任何模式的转换。在特定时间内CS从高到低的跳变能够中断任何正在进行的转换，并且器件恢复到先前状态（数据寄存器数据保持为先前转换结果）。为