模拟与数字电子技术

2.1二极管与三极管的开关特性2.2TTL门电路2.3MOS门电路2.4其他门电路及门电路应用2.5组合逻辑电路的分析与设计2.6编码器和译码器2.7数据选择器和数字比较器综述2.8算术运算电路2.9竞争与冒险CH2

逻辑门与组合逻辑电路2.1二极管与三极管的开关特性2.2TTL门电路2.3MOS门电路2.4其他门电路及门电路应用2.5组合逻辑电路的分析与设计2.6编码器和译码器2.7数据选择器和数字比较器综述2.8算术运算电路2.9竞争与冒险CH2

逻辑门与组合逻辑电路2.1二极管与三极管的开关特性2.2TTL门电路2.2.1TTL门电路基础—基本TTL与非门2.2.2TTL电路的电路类型2.2.4TTL集成电路系列2.2.5TTL门电路的应用2.2.3TTL电路的特性与参数2.2.1TTL门电路基础—基本TTL与非门2.2TTL门电路基础知识2.2.2TTL电路的电路类型2.2TTL门电路基础知识2.2.3TTL电路的特性与参数2.2TTL门电路应用基础基础知识2.2.4TTL集成电路系列2.2TTL门电路基础知识应用基础2.2.5TTL门电路的应用2.2TTL门电路工程应用基础知识应用基础输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号TTL与非门电路标准TTL电路TTL与非门工作原理输入端至少有一个接低电平0.3V3.6V3.6V1V3.6VT1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微饱和状态。T4：放大状态。电路输出高电平为：5V输入端全为高电平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此输出为逻辑低电平VOL=0.3V3.6V发射结反偏而集电极正偏.处于倒置放大状态T2：饱和状态T3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：深饱和状态，TTL与非门工作原理输入端全为高电平，输出为低电平输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系T1：倒置放大状态T2：饱和状态T3：导通状态T4：截止状态T5：深饱和状态T2：截止状态T3：微饱和状态T4：放大状态T5：截止状态TTL与非门工作原理TTL与非门工作速度存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。改进型TTL与非门可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度返回改进型TTL与非门增加有源泄放电路1、提高工作速度由T6、R6和R3构成的有源泄放电路来代替T2射极电阻R3减少了电路的开启时间缩短了电路关闭时间2、提高抗干扰能力T2、T5同时导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提高了0.7V左右TTL门电路的特性与参数（以与非门为例）电压传输特性TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，即VO

=f（VI）截止区当VI≤0.6V，Vb1≤1.3V时，T2、T5截止，输出高电平VOH=3.6V线性区当0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V时，T2导通，T5仍截止，VC2随Vb2升高而下降，经T3、T4两级射随器使VO下降转折区饱和区应用基础VOFFVSHVonVSL工作电平与抗干扰能力：关门电平VOFF：开门电平VON：低电平噪声容限V

NL：V

NL=

V

OFF-

VSL高电平噪声容限V

NH：V

NH=

V

SH-

VON应用基础TTL门电路的特性与参数保证输出为标准高电平VSH的最大输入电平值保证输出为标准低电平VSL的最小输入

电平值输入特性：输入电流与输入电压之间的关系曲线，即II=f（VI）1.输入短路电流ISD（也叫输入低电平电流IIL）对标准TTL电路，当VIL=0V时由输入端流出的电流前级驱动门导通时，IIL将灌入前级门，称为灌电流负载2.输入漏电流IIH（输入高电平电流）一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。标准TTL电路IIH≈10μA。TTL门电路的特性与参数应用基础假定输入电流II流入T1发射极时方向为正，反之为负对照电路扇出系数NO：在灌电流（输出低电平）状态下驱动同类门的个数。其中IOLmax为最大允许灌电流,IIL是一个负载门灌入本级的电流（≈1.4mA）。No越大，说明门的负载能力越强。对标准TTL，要求No≥8。问题讨论工程实践中应任何使用No？TTL门电路的特性与参数应用基础平均传输延迟时间tpd导通延迟时间tPHL：输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间；截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间；平均传输延迟时间tpd：通常tPLH＞tPHL，tpd越小，电路的开关速度越高。一般tpd=10ns～40ns输入信号VI输出信号V0应用基础TTL门电路的特性与参数其它类型TTL门电路三态逻辑门（TSL）集电极开路TTL“与非”门（OC门）集电极开路TTL“与非”门（OC门）10该与非门输出高电平，T5截止该与非门输出低电平，T5导通

TTL门输出端并联问题当将两个TTL“与非”门输出端直接并联时：Vcc→R5→门1的T4→门2的T5产生一个很大的电流产生一个大电流1、抬高门2输出低电平2、会因功耗过大损坏门器件注：TTL输出端不能直接并联TTL与非门电路集电极开路TTL“与非”门（OC门）

OC门的结构RLVC集电极开路与非门（OC门）当输入端全为高电平时，T2、T5导通，输出F为低电平；输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。OC门完成“与非”逻辑功能逻辑符号：输出逻辑电平：低电平0.3V高电平为VC（5-30V）ABF

OC门实现“线与”逻辑FRLVC相当于“与门”逻辑等效符号负载电阻RL的选择（自看作考试内容）集电极开路TTL“与非”门（OC门）集电极开路TTL“与非”门（OC门）

OC门应用--电平转换器OC门需外接电阻，所以电源VC可以选5V—30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接TTL电路驱动CMOS电路图CMOS电路的VDD=5V—18V，特别是VDD>VCC时，必须选用集电极开路（OC门）TTL电路CMOS电源电压VDD=5V时，一般的TTL门可以直接驱动CMOS门三态逻辑门（TSL）

三态门工作原理除具有TTL“与非”门输出高、低电平状态外，还有第三种输出状态

—高阻状态，又称禁止态或失效态非门，是三态门的状态控制部分E使能端六管TTL与非门增加部分当E=0时，T4输出高电平VC=1，D2截止，此时后面电路执行正常与非功能F=AB101V1V输出F端处于高阻状态记为ZT6、T7、T9、T10均截止Z当E=1时，使能端的两种控制方式低电平使能高电平使能三态门的逻辑符号ABFEFABE返回三态门的应用1.三态门广泛用于数据总线结构任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态2.双向传输当E=0时，门1工作，门2禁止，数据从A送到B；E=1时，门1禁止，门2工作，数据从B送到A。三态逻辑门（TSL）总线2.3MOS门电路基础知识2.2.1NMOS门电路2.2.2CMOS门电路NMOS反相器MOS管的开关特性数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：当|VGS|>|VT|时，管子导通，导通电阻很小，相当于开关闭合

当|VGS|<|VT|时，管子截止，相当于开关断开NMOS反相器设电源电压VDD=10V，开启电压VT1=VT2=2V。1A输入高电平VIH=8V，2A输入低电平VIL=0.3V时，电路实现逻辑“非”功能：工作管负载管T1、T2均导通，输出为低电平VOL

≈0.3V；T1截止T2导通，电路输出高电平VOH=VDD

-

VT2=8V；基础知识NMOS与非门NMOS与非门：工作管串联负载管T1和T2都导通，输出低电平；2当输出端有一个为低电平时，与低电平相连的驱动管就截止，输出高电平；电路实现“与非”功能：注：增加输入，只增加串联驱动管的个数，但输入不可过多，一般不超过3。11通通01当两个输入端A和B均为高电平时，01止通1基础知识CMOS反相器：PMOSNMOS衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电压，PMOS管的衬底总是接到电路的最高电压柵极相连做输入端漏极相连做输出端电源电压VDD＞VT1+|VT2|，VDD适用范围较大可在3～18V，VT1--NMOS的开启电压VT2--PMOS的开启电压1输入为低电平VIL=0V时VGS1＜VT1T1管截止，|VGS2|＞VT2电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDDT2导通；2输入为高电平VIH=VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。实现逻辑“非”功能基础知识CMOS电路讨论

根据CMOS反相器，如何构成CMOS与非门和或非门？CMOS电路CMOS与非门:每个输入端与一个NMOS管和一个PMOS管的栅极相连当A和B为高电平时,1两个并联的PMOS管T3、T4两个串联的NMOST1、T2通通止止0101通止通1止当A和B有一个或一个以上SHI4为低电平时，电路输出高电平。输出低电平；电路实现“与非”逻辑功能基础知识CMOS电路CMOS异或门：由三个CMOS反相器和一个CMOS传输门组成传输门的控制信号A、A当A=B=0，00110TG断开，则C=B=1，F=C=0；TG断开当A=B=1，11TG接通110TG接通，C=B=1，反相器2的两只MOS管都截止，输出F=0。输入端A和B相同时：得：输入端A和B相同，输出F=0基础知识CMOS异或门：输入端A和B不同时：当A=1，B=0，10TG导通001输出F=1；当A=0，B=1，01TG断开101输出F=1。得：输入端A和B不同，输出F=1。CMOS电路基础知识CMOS异或门：输入端A和B不同输出F=1；输入端A和B相同输出F=0。由此可知，该电路实现的是“异或”逻辑功能：CMOS电路基础知识CMOS传输门（TG）：栅极控制电压为互补信号，如C=0，C=VDD当C=0V，

C=VDD时TN和TP均截止，VI由0～VDD变化时，传输门呈现高阻状态，相当于开关断开，CL上的电平保持不变，这种状态称为传输门保存信息当C=VDD，

C=0V时，VI在VT～VDD范围变化时TP导通即VI在0～VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，这种状态称为传输门传输信息。VI由0～（VDD-VT）范围变化时TN导通基础知识CMOS电路CMOS传输门（TG）：1当C为低电平时，TN、TP截止传输门相当于开关断开；2当C为高电平时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，传输门传输信息；传输门相当于一个开关，且是一个双向开关。逻辑符号输入输出门控制信号CMOS电路基础知识CMOS模拟开关电路图控制模拟信号传输的一种电子开关，通与断是由数字信号控制的反相器的输入和输出提供传输门两个反相控制信号(C和C）传输门1、电路结构2、逻辑符号逻辑符号CMOS电路基础知识CMOS电路的特点1.功耗小：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小。2.CMOS集成电路功耗低内部发热量小，集成度可大大提高。

3.抗幅射能力强，MOS管是多数载流子工作，射线辐射对多数载流子浓度影响不大。4.电压范围宽：CMOS门电路输出高电平VOH≈VDD，低电平VOL≈0V。5.输出驱动电流比较大：扇出能力较大，一般可以大于50。6.在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。2.5组合逻辑电路的分析与设计2.6编码器和译码器2.7算术运算电路2.9竞争与冒险CH2

逻辑门与组合逻辑电路2.8数据选择器和数字比较器2.10逻辑门与组合电路综合应用2.5组合逻辑电路的分析与设计

2.5.1组合逻辑电路的分析2.5.2组合逻辑电路的设计New！基本逻辑运算逻辑门与或非与门或门非门与非门或非门与或非门异或门同或门复习遇到复杂的逻辑问题怎么办?问题逻辑运算与逻辑门：解决:设计组合逻辑电路组合逻辑电路输入：逻辑关系：Fi

=fi

(X1,X2,…,Xn)i=(1,2,…,m)电路由逻辑门构成；不含记忆元件；不存在无反馈；输出完全由输入决定。输出：X1、X2、…、XnF1、F2、…、Fm基础知识返回有何弦外之音？——讨论！2.5.1

组合逻辑电路的分析基本技能——分析已知逻辑电路的功能输出函数表达式简化函数真值表描述电路功能已知组合电路例：试分析右图所示逻辑电路的功能。结论：多数表决电路。解：（1）由电路图得逻辑表达式：（2）由逻辑表达式得真值表ABCF00000010010001111000101111011111真值表（3）功能分析：多数输入变量为1，输出F为1；多数输入变量为0，输出F为0。基本技能例：试分析下图所示逻辑电路的功能。解：（1）由电路图得表达式ïïîïïíìÅ=Å=Å==01012123233BBGBB

GBBGBG（2）列出真值表基本技能自然二进制码格雷码B3B2B1B0

G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000（2）列出真值表（1）由电路图得表达式

结论：自然二进制码向格雷码的转换电路。（3）分析功能ïïîïïíìÅ=Å=Å==01012123233BBGBB

GBBGBG——根据要求设计出逻辑电路确定输入、输出，列出真值表写出表达式并简化画逻辑电路图形式变换根据设计所用芯片要求选择所需门电路根据设计要求分析题意，将设计要求转化为逻辑关系，这一步为设计组合逻辑电路的关键2.5.2

组合逻辑电路的设计应用基础例：半加器的设计。（1）半加器真值表（2）输出函数（3）逻辑图

输入输出加数A

加数B进位C和S0000010110011110应用基础将用异或门实现的半加器改为用与非门实现：函数表达式变换形式：工程应用讨论：任何改为或非门？

全加器是实现例：全加器的设计。任务：自行完成逻辑电路全加器逻辑符号全加器真值表

输入输出

AiBiCiCi+1

Si0000000101010010111010001101101101011111一位二进制数一位二进制数低位来的进位相加和高位进位工程应用例：试将8421BCD码转换成余3BCD码。8421码余3码

B3

B2

B1

B0

E3

E2

E

1E0000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100101010

ΦΦΦΦ

111011ΦΦΦΦ121100

ΦΦΦΦ131101ΦΦΦΦ141110ΦΦΦΦ151111ΦΦΦΦ（2）卡诺图（1）真值表（2）卡诺图（3）表达式（4）电路图（3）表达式8421BCD码余3码

2.6编码器和译码器

2.6.2译码器New！2.6.1编码器2.6.0

一个实际问题工程实践CPU2.6.0

一个实际问题I/OEQU0EQU1EQU5EQU2EQU3EQU4有办法吗？有！编码与译码基本概念(重要！)代码代码状态信息顺序

...译码编码译码器编码器返回2.6.1

编码器基础知识●优先编码器●非优先编码器●典型产品●应用●其他编码方式图为三位二进制编码器，即8－3线编码器。输入m位代码，输出n位二进制代码。任何一个输入端接低电平时，三个输出端有一组对应的二进制代码输出。任何时刻只允许一个输入端有信号输入。2.6.1

编码器基础知识m≤2n非优先编码器：8—3线编码器74LS148编码输出编码输入输入使能输出使能扩展输出优先编码器：应用基础～～：编码输出端。：使能输入端；＝０时，编码，＝１时，禁止编码。：使能输出端，编码状态下（=0），若无输入信号，=0。：扩展输出端，编码状态下（=0），若有输入信号，=0。：输入，低电平有效，优先级别依次为～。8—3线编码器74LS148优先编码器：应用基础管脚定义：编码器的应用：（3）第一片工作时,编码器输出：0000-0111

第二片工作时,编码器输出:1000-1111解：（1）编码器输入16线,用两片8-3线编码器，高位为第一片，低位为第二片。高位低位（2）实现优先编码：高位选通输出与低位控制端连接。例：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。应用基础2.6.2

译码器基础知识●变量译码器（二进制译码器），如3/8线●代码变换译码器，如二—十进制译码器，4/10线●显示译码器，如字符显示●典型产品及应用●显示器件●显示驱动方式二进制译码器：将每个最小项作为一个输出端：

译码输入译码输出

A1

A0

Y0

Y1

Y2

Y30010000101001000101100012位二进制译码器Yi=miE，i=0,1,2,…,2n-1A1

A0

Y0

Y1

Y2

Y3000111011011101101111110

反码输出

通过一个电平与众不同的输出端的位置区分输入代码。2.6.2

译码器基础知识n/2n线二—十进制译码器：4/10

线自行完成真值表

——七段字形显示译码器2.6.2

译码器基础知识七（八）段数码管：七段显示译码器：共阴极共阳极：高电平驱动：低电平驱动输入BCD码，输出驱动相应的七段字形LED。LED或其他显示器件pBCD码动态扫描显示下一站：北京交通大学乘客您好！下一站：北京交通大学

译码输入，二进制编码0-7依次对应8个输出。3—8译码器(74LS138)

八个输出端，低电平有效。译码状态下，相应输出端为０；禁止译码状态下，输出均为１。～S1、使能输入,与逻辑。EN=1（EN=0，禁止译码，输出均为１。)，译码。A0

～A2使能端的两个作用：（1）消除译码器输出尖峰干扰EN端正电平的出现在A0-A2稳定之后；EN端正电平的撤除在A0-A2再次改变之前。

（2）逻辑功能扩展

例：用3—8译码器构成4—16译码器。

避免A0-A2在变化过程中引起输出端产生瞬时负脉冲。例：用3—8译码器构成4—16译码器。X0-X3：译码输入E：译码控制E=0，译码

E=1，禁止译码X3-X0：0000-0111，第一片工作X3-X0：1000-1111第二片工作000-111

译码输入001000000-111

译码输入101001例：试用CT74LS138和与非门构成一位全加器。解:全加器的最小项表达式应为译码器的应用：Si=Ci+1=七段译码器CT7447D、C、B、A：BCD码输入信号。a～g：译码输出，低电平有效。（１）熄灭信号输入。低电平时，输出a～g均为高电平（全灭）；（２）灭零输出信号。=0时，=0。：试灯信号输入。当=1（无效）时，=0且不论D～A状态如何，a～g七段全亮。熄灭信号输入/灭零输出信号：灭零输入信号（不显示０，其它数码正常显示）。=0（=１）时，不显示数码0。2.7算术运算电路New！2.7.1加减运算2.7.2超前进位超前进位加法器：进位直接由加数和最低位进位C0形成。C02.8数据选择器和数字比较器New！2.8.1数据选择器2.8.2数字比较器2.8.1数据选择器基础知识（多路选择器；多路开关；MUX）在多个通道中选择一路，即从多个信息中选出一个信息。数据选择与数据分配：数据选择：数据分配：将输入信号分配到各通道。多输入一输出选择分配一输入多输出？思考？！讨论！二者联合起来可实现什么功能？工程应用工程应用发送端，并—串接收端，串—并工程应用数据选择器分类：二选一、四选一、八选一、十六选一。双四选一数据选择器CT74LS153使能端输出端数据输入公用控制输入应用基础双四选一数据选择器CT74LS153简化符号应用基础八中选一数据选择器CT74LS151八选一需三位地址码应用基础数据选择器的应用：例：用最少数量的四选一选择器扩展成八选一选择器。解：（1）用一片双四选一数据选择器，实现八个输入端。（2）用使能端形成高位地址，实现三位地址，控制八个输入。基本应用例：用四选一数据选择器构成十六选一的选择器。第一级分为四组第二级控制选择第一组中的一组。基本应用数据分配器：

当F=1时它即为普通的译码器。一输入多输出逻辑符号基础知识数据分配器的应用：例：