第6讲 触发器与时序电路设计方法

触发器与时序电路设计方法一、存贮元件的种类二、锁存器举例三、触发器举例四、基于TG的D触发器仿真一、存贮元件的种类

存贮元件：能赋值、能存贮锁存器和触发器都是存贮元件锁存器：

对锁存器赋值后，存贮值立即输出（基本、同步触发器）电平敏感触发器：

对触发器赋值后，存贮值不立即输出，当出现时钟边沿时输出存贮值（边沿触发器）边缘敏感1、动态与静态动态：用寄生电容存数据版图小，但存储在电容器上的能量会随时间消耗掉静态：用反相器反馈存数据闭环锁存器，准静态锁存器D-typeT-typeSR-typeJK-type2、功能按功能分类：PP.251（1）、RS触发器SRQn+100011011Qn01不定1)、特性表2)、函数式（状态方程）PP.2512、JK触发器ＪＫCPJKQn+1

XXX00011011Qn

Qn01QnPP.251CPC11DD(3)、D触发器

CPDQn+10X1011Qn

01PP.251

CPDQn+10X1011Qn

01D触发器DQn0101D锁存器(１)基于静态CMOS门的锁存器二、静态锁存器CLK=1，Q=DCLK=0，保持D’D基本RS触发器基本D触发器（２）基于传输门的静态锁存器=0:Q=D=1:Q保持’QbQD’’＝1＝0QbQD’基于传输门的静态锁存器工作过程Q=D=0:基于传输门的静态锁存器工作过程=0:Q=D=1:Q保持＝1QbQD’’＝0(3)钟控CMOS反向器(C2MOS)符号图电路图工作原理=0:p1n1

都截止，输出悬空=1:p1n1

都导通，实现反向器的功能(4)Mux-BasedLatches

基于选择器的锁存器Negativelatch（负锁存器）(transparentwhenCLK=0)Positivelatch(正锁存器)(transparent（赋值）When（CLK=1)CLK10DQ0CLK1DQ0CLK1DQ(5)StaticLatchbasedonRAMfDQbQDbPP.260fDQbQDb(5)StaticLatchbasedonRAMM1M2M3M4QM5DM6CLKM7DbM8CLKVDDQPP.260(6)SSTC的锁存器CLK=1，Q=DCLK=0，保持(6)SSTC的锁存器工作原理CLK=1，D=1=0=10(6)SSTC的锁存器工作原理CLK=1，D=0=1=00Clk=1，Q=D，从而实现了锁存器的功能（7）TSPCNegativelatch(transparentwhenCLK=0)Positivelatch(transparentwhenCLK=1)IncludingLogicinTSPCANDlatchExample:logicinsidethelatch(8)Regenerativelatch（再生锁存器）fQ+D++PP.258性能比较三、触发器触发器基本原理由基本CMOS门构成基于传输门的触发器C2MOS电路构成的触发器TSPC概述：Flip-flopsNottransparent—usemultiplestorageelementstoisolateoutputfrominput对Flip-flops赋值后，存贮值不立即输出，当时钟边沿时输出存贮值Majorvarieties:master-slave;主从结构edge-triggered.

边沿触发PP.259主从触发器DQ主从=1:主锁存器有效，接收数据；从锁存器无效，Q输出保持原来数据=0:主锁存器无效；从锁存器有效，传递主锁存器的信号，主触发器输出稳定，所以Q不改变。（1）基本CMOS组成的触发器CMOS锁存器＝D＝D’＝D＝D’CLOCK=0,CLOCK’＝1主触发器工作。从触发器：CLOCK’由于先经过或门（输出始终为１），封闭。CLOCK=1,CLOCK’＝0从触发器工作。主触发器：CLOCK’由于先经过与门（输出始终为0），封闭。一、Staticflip-flops

(静态触发器)基于传输门的静态触发器这是上边沿CLK’=1CLK=0主触发器工作CLK’=0CLK=1从触发器工作上升沿工作（取上升沿之前的数据）（２）Master-Slave(Edge-Triggered)Register这是上边沿fDQbQDb(３)Staticflip-flopsbasedonRAMfbDQbQDb这是下边沿四、DynamicLatches(动态锁存器)(1)基于传输门的DynamicLatchesCg:存贮节点的寄生电容主要由反相器的栅电容组成存贮节点PP.2521.Operation=1:？=0:？=0:transmissiongateisoff,inverteroutputisdeterminedbystoragenode.=1:transmissiongateison,inverteroutputfollowsDinput.PP.2522.Layout3.特点电路简点动态电容会放电PP.254(2)Clocked

CMOSLatches(C2MOSLatches)钟控CMOS锁存器Q存贮节点(D)=1:？=0:？特点电路简点动态电容会放电OperationPP.256ClockedinvertersymbolcircuitPP.256Clockedinverteroperation=0:bothclockedtransistorsareoff,outputisfloating.=1:bothclockedinvertersareon,actsasaninvertertodriveoutput.symbolcircuitPP.256(3)Quasi-static

Latches准静态锁存器LD=0:Q存贮2=0:正反馈断开，电路成动态LatchOperationLD=1:Q=D存贮节点2=1:存贮节点形成正反馈，电路成静态锁存器(D)QPP.255四、Dynamicflip-flops(动态触发器)(1)基于传输门的Dynamicflip-flops这是上边沿masterslaveb=0：赋值=1：内部Q保存，slave输出改变内部的Q（2）C2MOS（3）TSPCRegister（真单相钟控寄存器）这是上边沿（3）TSPCRegister（真单相钟控寄存器）CLK=0时=1=D’保持（3）TSPCRegister（真单相钟控寄存器）CLK=1时=DD’＝D上升沿触发四、

DesignofSequentialmachines一、FSM二、设计方法与特点三、设计实例PP.260一、FSMstructure

FSM---finitestatemachine有限状态机输入输出状态信号驱动（激励信号)1、FSMstructurePP.261-264１、输出方程2、驱动方程组合逻辑3、状态方程XYQD2、FSM三个基本方程触发器特性方程设计的一般步骤

1、确定输入变量、输出变量、状态（通过分析问题）2、作出状态图（根据问题含义）3、状态简化。即消除冗余状态。4、确定状态编码，画出卡诺图5、写出三个方程；选定触发器，写出触发器的激励函数6、画出逻辑电路图7、电路用触发器(D,JK)和与非门（用CMOS晶体管级，版图实现)

设计要求：完成给定的功能二、设计方法与特点与数电相同Q3Q2Q1Q0Y00000001001001010110011110000000000100100100100011三、设计实例十进制计数器为例作为自主学习作业（PSPICE仿真）1、状态图23QQ01QQ00000111100111100000000110+3Q23QQ01QQ00000111100111100000011011+2Q23QQ01QQ00000111100111100000011011+1Q23QQ01QQ00000111100111100000011111+0Q2、卡诺图

Q3Q2Q1Q0Y0000000100100101011001111000000000010010010010001123QQ01QQ00000111100111100000000110+3Q23QQ01QQ00000111100111100000011011+2Q23QQ01QQ00000111100111100000011011+1Q23QQ01QQ00000111100111100000011111+0Q3、驱动方程

D0Q0Q0D1Q1Q1D2Q2Q2D3Q3Q3Q0clk4、门级电路图

Q0Q1Q2Q3Q0Q2Q1Q0Q1Q0Q1Q0Q25、晶体管级电路图

D0Q0Q0D1Q1Q1D2