第三章集成电路设计技术与工具

集成电路设计技术与工具第三章集成电路制造工艺内容提要3.1引言3.2集成电路基本加工工艺3.3双极型集成电路的基本工艺流程3.4CMOS集成电路的基本制造工艺3.5BiCMOS集成电路的基本制造工艺3.6MESFET工艺与HEMT工艺3.7集成电路工艺CAD3.8本章小结3.1引言集成电路基本加工工艺包括衬底外延生长、掩膜制版、光刻、掺杂、绝缘层和金属层形成等。而集成电路的特定工艺包括硅基的双极型工艺、CMOS、BiCMOS；锗硅HBT工艺和BiCMOS工艺，SOI材料的CMOS工艺，GaAs基/InP基的MESFET工艺、HEMT工艺和HBT工艺等。目前应用最广泛的特定工艺是CMOS工艺。在CMOS工艺中，又可细分为DRAM工艺、逻辑工艺、模拟数字混合集成工艺，RFIC工艺等。尽管特定工艺种类繁多，若以晶体管类型来区分，目前常用的大体上可分为双极型/HBT、MESFET/HEMT、CMOS、BiCMOS四大类型。本章将分别介绍这四种特定工艺的基本加工过程。3.2集成电路基本加工工艺制造一个集成电路需要经过几十甚至几百道工艺过程。这样复杂的工艺过程其实是由数种基本的集成电路加工工艺组成的。集成电路的基本加工工艺包括外延生长、掩膜制版、光刻、掺杂、金属层的形成、绝缘层的形成等。任何复杂的集成电路制造都可以分解为这些基本加工工艺。下面分别介绍几种主要的集成电路基本加工工艺。3.2.1外延生长外延层具有很多优良性能。掺杂、隔离、串通等等。目前常见的外延技术有:化学汽相沉积（CVD：ChemicalVaporDeposition）金属有机物汽相沉积（MOCVD：MetalOrganicCVD）分子束外延生长（MBE：MolecularBeamEpitaxy）。化学汽相沉积生长化学汽相沉积(CVD)也称汽相外延（VPE：VaporPhaseEpitaxy）化学汽相沉积生长法是通过汽体化合物之间的化学反应而形成的一种生长外延层的工艺。通过晶圆表面吸附反应物，在高温下发生反应，生成外延层吸附沉积的硅原子需要较高的迁移率能够在表面自由移动来形成完整的晶格。因此，CVD需要较高的温度。一种热壁化学汽相沉积系统示意图金属有机物CVD（MOCVD：MetalOrganicCVD）

金属有机物化学气相沉淀法也称为金属有机物气相外延（MOVPE：MetalOrganicVaporPhaseEpitaxy）MOCVD是由CVD技术发展起来的，是属于CVD技术的一种由于许多III族元素有机化合物和V族元素氢化物在较低温度下即可成为气态，因此在金属有机物化学沉积过程中反应物不需要高温，只需要在衬底附近存在高温区使得几种反应物能够在衬底附近发生化学沉积反应即可。MOCVD是一种冷壁工艺，只要将衬底加热到一定温度即可，炉体其他部分不需要高温。分子束外延生长（MBE：MolecularBeamEpitaxy）分子束外延是在超高真空下（~10-8Pa）加热一种或多种原子或分子，这些原子分子束与衬底晶体表面反应从而形成半导体薄膜的技术MBE有生长半导体器件级质量膜的能力，生长厚度具有原子级精度一个MBE系统示意图

3.2.2掩膜的制版工艺在集成电路开始制造之前，需要预先设定好每个工艺的制造过程和先后顺序。每个工艺中都需要掩膜来覆盖暂时不需要加工的位置，需要加工的位置则需要按照一定的图形来加工。版图设计就是将集成电路的布局按照集成电路工艺过程分为多层掩膜版的过程。将这些过程制作成掩膜版的过程就是制版。制版就是要产生一套分层的版图掩膜，为将来将设计的版图转移到晶圆上做准备，掩膜版主要用在光刻工艺过程中。掩膜制造掩膜版可分成：整版及单片版整版是指晶圆上所有的集成电路芯片的版图都是有该掩膜一次投影制作出来的。各个单元的集成电路可以不同。单片版是指版图只对应晶圆上的一个单元。其他单元是该单元的重复投影。晶圆上各个芯片是相同的。早期掩膜制造是通过画图照相微缩形成的。光学掩膜版是用石英玻璃做成的均匀平坦的薄片，表面上涂一层60~80nm厚的铬，使其表面光洁度更高，这称之为铬版（Crmask），通常也称为光学（掩膜）版。新的光刻技术的掩膜版与光刻技术有关。图案发生器方法（PG：PatternGenerator）集成电路上任何一个图形都可以由无数个矩形组成任何一个矩形都有在空间的坐标和长和宽。将分割的所有图形的参数记录并制版，得初缩版初缩版用来重复投影制作掩膜版另外还有X射线制版法电子束扫描法（E-BeamScanning）3.2.3光刻光刻的作用是把掩膜版上的图形映射到晶圆上，并在晶圆上形成器件结构的过程对光刻的基本要求有：高分辨率、高灵敏度、精密的套刻对准、大尺寸硅片上的加工、低缺陷。曝光是在光刻胶上形成预定图案。有光学光刻和非光学光刻刻蚀是将图形转移到晶圆上有湿法刻蚀、等离子体刻蚀、反应离子刻蚀等光刻基本步骤：涂光刻胶曝光显影与后烘刻蚀去除光刻胶脱水、增黏、涂胶、软烘显影腐蚀SiO2曝光洗去未被曝光光刻胶去除光刻胶3.2.4掺杂摻杂的目的是制作N型或P型半导体区域，以构成各种器件结构。主要方法有：热扩散法掺杂离子注入法掺杂一种热扩散法掺杂的系统示意图热扩散法掺杂利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布。热扩散通常分两个步骤进行：预淀积（predeposition，也称预扩散）推进（drivein，也称主扩散）。

一种热扩散法掺杂的系统示意图离子注入法掺杂离子注入掺杂也分为两个步骤：离子注入和退火再分布。中等电流离子注入系统示意图

离子注入的优点注入离子纯度高，污染少注入剂量范围宽离子注入时，衬底一般是保持在较低温度杂质深度分布可控离子注入不受杂质在材料中溶解度限制容易实现化合物半导体的掺杂离子注入的缺点杂质离子对半导体晶格有损伤，并难以消除难以得到很浅的和很深的注入分布；对高剂量的注入，离子注入的产率要受到限制；一般离子注入的设备相当昂贵。3.2.5绝缘层形成绝缘层形成的方式：热氧化CVD绝缘层的作用栅极隔离层局部氧化隔离法隔离（LOCOS）浅沟槽隔离（STI）氧化隔离示意图浅沟道隔离示意图3.2.6金属层形成集成电路工艺中的金属层有三个主要功能1）形成器件本身的接触线；2）形成器件间的互连线；3）形成焊盘。金属层的形成主要采用物理汽相沉积（PVD：PysicalVaporDeposition）技术。PVD技术有蒸镀和溅镀两种。金属CVD技术，正在逐渐发展过程中3.3双极型集成电路的基本工艺流程世界上首先发明的晶体管和集成电路都是双极型的。典型的PN节隔离的掺金TTL电路工艺流程如图所示一个电阻与一个晶体管组成的双极型集成电路的制作工艺过程。1衬底选择，掩蔽层形成2第一次光刻——N+隐埋层扩散孔光刻3外延层淀积并做氧化掩蔽层4第二次光刻——P+隔离扩散孔光刻5第三次光刻——P型基区扩散孔光刻6第四次光刻——N+发射区扩散孔光刻7第五次光刻——引线接触孔光刻8第六次光刻——金属化内连线光刻3.4CMOS集成电路的基本制造工艺CMOS工艺技术是当代VLSI工艺的主流工艺技术，该工艺是在PMOS与NMOS工艺基础上发展起来的，特点是将NMOS器件和PMOS器件同时制作在同一衬底上。COMOS工艺一般可分为三类：P阱CMOS工艺、N阱CMOS工艺和双阱CMOS工艺。3.4.1P阱CMOS工艺P阱CMOS工艺以N型单晶硅为衬底。首先在N型硅衬底上制作P阱，然后将NMOS晶体管制作在该P阱中，而PMOS管则直接做在N型硅衬底上。3.4.2N阱CMOS工艺N阱CMOS工艺正好与P阱CMOS工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的N沟道MOS晶体管的工艺是兼容的。在这种情况下，N阱中和了P型衬底，N阱中的P沟道MOS晶体管会受到过渡掺杂的影响。3.4.3双阱CMOS工艺双阱CMOS工艺采用的原始材料是在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作N阱和P阱。使用双阱工艺不但可以提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。1衬底准备：衬底氧化后，在二氧化硅上生长氮化硅2光刻P阱，形成阱版，在P阱区腐蚀氮化硅，P阱注入3去光刻胶，P阱扩散并生长二氧化硅4腐蚀氮化硅，N阱注入并扩散5形成场隔离区（场氧化层）6NMOS管场注入光刻7场区氧化，栅氧化，沟道掺杂（阈值电压调节注入）8多晶硅淀积、掺杂、光刻和腐蚀，形成栅区的多晶硅版9P阱中的NMOS管光刻和注入硼并扩散，形成N+版10PMOS管光刻和注入磷并扩散，形成P+版11硅片表面沉积二氧化硅薄膜12接触孔光刻，接触孔腐蚀13淀积铝，反刻铝，形成铝连线最后做栅极金属引线后得到双阱CMOS工艺的CMOS晶体管3.4.4MOS工艺的自对准结构自对准是一种在圆晶片上用单个掩膜形成不同区域的多层结构的技术，它消除了用多片掩膜所引起的对准误差。利用已经形成的结构特征作为掩膜版，来进行下一步工艺过程，这样既省略了制作掩膜版，同时也形成了天然的工艺对准，不存在对准误差。如CMOS工艺中的（9），（10）。3.5BiCMOS集成电路的基本制造工艺双极器件具有速度高、驱动能力强和低噪声等特性，但功耗大而且集成度低。CMOS器件具有低功耗、集成度高和抗干扰能力强等优点，但它的速度较低、驱动能力差，在具有高速要求的环境下难以适应。所以结合了双极与CMOS工艺技术的BiCMOS工艺技术应运而生。BiCMOS工艺技术是将双极与CMOS器件制作在同一芯片上，这样就结合了双极器件的高跨导、强驱动和CMOS器件高集成度、低功耗的优点，使它们互相取长补短、发挥各自优点，从而实现高速、高集成度、高性能的超大规模集成电路。上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T1和T2构成推拉式输出级。而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。输入信号vI同时作用于MP和MN的栅极。当vI为高电压时MN导通而MP截止；而当vI为低电压时,情况则相反，Mp导通，MN截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。

上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快电路的开关速度。当vI为高电压时M1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。可见，门电路的开关速度可得到改善。

BiCMOS工艺技术大致可以分为两类：以CMOS工艺为基础的BiCMOS工艺以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高双极器件的性能有利。影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。

3.5.1以P阱CMOS工艺为基础的BiCMOS工艺以P阱CMOS工艺为基础是指在标准的CMOS工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需的双极晶体管结构。P阱作为NPN管的基区，Nˉ衬底作为NPN管的集电区，以N+扩散作为NPN管的发射区扩散及集电极的接触扩散。这种结构完全是在CMOS工艺基础上构造的NPN晶体管，并没有因为NPN晶体管而添加新的工艺步骤。这种结构的缺点是：1）由于NPN晶体管的基区在P阱中，所以基区的厚度太大，使得电流增益变小；2）集电极的串联电阻很大，影响器件性能；3）NPN管和PMOS管共衬底，使得NPN管只能接固定电位，从而限制了NPN管的使用。3.5.2以N阱CMOS工艺为基础的BiCMOS工艺以N阱CMOS工艺为基础的BiCMOS工艺实现的器件结构N阱CMOS结构的工艺过程将P阱CMOS结构的P阱变为N阱，NMOS管做在P型硅衬底上，PMOS管做在N阱内，而NPN双极晶体管则是做在P型衬底的N阱中，因此需要在工艺过程中增加P型基区掺杂的工艺步骤。与以P阱CMOS工艺为基础的BiCMOS工艺相比，其优点是：1）工艺中添加了基区掺杂的工艺步骤，这样就形成了较薄的基区，大大提高了NPN晶体管的性能；2）制作NPN管的N阱将NPN管与衬底自然隔开，这样就使得NPN晶体管的各极均可以根据需要进行电路连接，增加了NPN晶体管应用的灵活性。它的缺点是：NPN管的集电极串联电阻还是太大，影响双极器件的驱动能力。如果以P+-Si为衬底，并在N阱下设置N+隐埋层，然后进行N型外延，可使NPN管的集电极串联电阻减小56倍，还可以使CMOS器件的抗闩锁性能大大提高。3.5.3双极工艺为基础的BiCMOS工艺以双极工艺为基础的P阱BiCMOS工艺以CMOS工艺为基础的BiCMOS工艺中，影响BiCMOS电路性能的主要是双极型器件。显然，若以双极工艺为基础，对提高双极型器件的性能是有利的。如后图是以PN结隔离双极型工艺为基础的P阱BiCMOS器件结构的剖面示意图。它采用P型衬底、N+埋层、N型外延层，在外延层上形成P阱结构。该工艺采用成熟的PN结对通隔离技术。为了获得大电流下低的饱和压降，采用高浓度的集电极接触扩散；为防止表面反型，采用沟道截止环。NPN管的基区扩散与PMOS管的源漏区的扩散同时完成。栅氧化在PMOS管沟道注入之后进行。以双极工艺为基础的双阱BiCMOS工艺以双极工艺为基础的P阱BiCMOS工艺，虽然得到了较好的双极器件性能，但是CMOS器件的性能不够理想。为了进一步提高BiCMOS电路的性能，满足双极CMOS两种器件的不同要求，可采用以双极工艺为基础的双埋层、双阱结构的BiCMOS工艺。这种结构的特点是采用N+及P+双埋层双阱结构，采用薄外延层来实现双极器件的高截止频率和窄隔离宽度。此外，利用CMOS工艺的第二层多晶硅做双极器件的多晶硅发射极，不必增加工艺就能形成浅结和小尺寸发射级。3.6MESFET工艺与HEMT工艺

3.6.1MESFET工艺

图给出了GaAsMESFET的基本结构在半绝缘（Semi-isolating，S.I.）GaAs衬底上的首先外延一层N型GaAs薄层，该层是MESFET的有源层。这一层可以采用液相外延（LPE）、汽相外延（VPE）或分子束外延（MBE）沉积形成，也可以通过离子注入方法形成。在外延生长过程中，镓、砷、连同其他选定的杂质原子沉积在S.I.GaAs晶圆上，形成N型GaAs外延层，厚度约0.5m，施主浓度约为。而在离子注入生长过程中，掺杂剂直接注入S.I.GaAs衬底中。深度和施主浓度由离子能量及工艺时间决定。

了提高MESFET性能，就需要改进有源层的导电能力。采用赝晶的InGaP/InGaAs/GaAs结构就是一个例子：InGaAs由于其高载流子浓度而作为沟道层，而InGaP则用来增加击穿电压。由此MESFET的截止频率可以达到fT=90GHz，fmax=160GHz。3.6.2HEMT工艺HEMT(HighElectronMobilityTransistor)与MESFET相似，但是它利用了二维电子气的传输特性，工作速度更快。HEMT也属于场效应管的一种，它有与MESFET相似的结构。HEMT与MESFET之间的主要区别在于有源层的不同。上图左所示的是一个简单的HEMT结构。在S.I.GaAs衬底上，一层很薄的没有掺杂的GaAs层被一层更薄（50-100nm）的N掺杂的AlGaAs层覆盖，没有掺杂的GaAs和其上的AlGaAs薄层共同组成HEMT的有源层。跟MESFET结构类似，在AlGaAs上面形成肖特基栅极、源极与漏极欧姆接触。由于AlGaAs（1.74eV）和GaAs（1.43eV）的禁带宽度以及原本的费米能级高度的不同，AlGaAs层的电子将会进入其下的GaAs层，并且能带将发生如上图右所示的能带结构图所示的弯曲。正是由于能带的弯曲使得AlGaAs中进入到GaAs层的电子不得不停留在AlGaAs/GaAs相结处GaAs内的弯曲部分附近，形成二维电子气（2DEG），如上图右所示。根据结构图，HEMT栅极下AlGaAs层的厚度与掺杂浓度，其类型可为增强型或耗尽型，即自然断开和自然开启。对器件的测量表明，相对于掺杂的MESFET层，它有更强的电子移动能力。采用简单的HEMT结构，实现的室温跨导约为200mS/mm，每级逻辑门的延时约为20ps。3.7集成电路工艺CAD在没有计算机的时代，人们是通过手工绘图来设计器件和集成电路，然后制造出集成电路并通过测试分析该集成电路来改良前面的手工设计，然后再制造新的集成电路芯片。这样的过程复杂，难度大并且设计周期长。现在人们可以通过计算机辅助设计，即CAD技术，来实现这一设计改良过程，只需要最后通过制造集成电路来验证其可靠性和正确性即可。集成电路的CAD技术大大提高了器件和集成电路的设计的水平和频率，使得集成电路设计水平迅速发展。3.7.1器件模拟通过CAD技术对器件进行模拟，就是在已知器件结构和掺杂分布的情况下，利用数值方法求解器件的基本方程，从而得到器件的直流、交流，瞬态、热载流子等电学特性。器件的CAD模拟通常用来研究器件的结构和工艺参数对器件性能的影响，从而进行器件性能的预测。同时，器件的CAD模拟可以通过模拟无法测量或难以测量的器件性能参数，如载流子浓度分布、电流密度分布、电场分布等，来进行器件的物理分析和结构分析。器件模拟的基本原理：器件模拟实际上就是利用数值求解方法，根据给定的边界条件来求解基本方程。器件的基本方程包括：泊松方程、电子和空穴连续性方程、热扩散方程、电子和空穴的漂移/扩散方程（能量输运方程）。通过对这些方程的数值求解，能够得到器件性能的基本参数，包括：静电场、电子和空穴的浓度、电子和空穴温度、器件的晶格温度等。由于这些需要求解的方程大多数是微分方程和偏微分方程，在数值求解时必须将器件分成细小的方格，即网格化，利用连续性方程和边界条件得到非线性方程组，通过数值方法(Newton方法、Gummel方法)数值求解。能够模拟的结构：器件模拟可以用来模拟我们能够见到的绝大多数器件，包括各种二极管、各种双极型晶体管、各种场效应器件、MOS电容器、多层结构器件、光电器件、可编程器件等。器件模拟还可以模拟一些新型器件。可以说只要具有器件原型，就可以通过设计和优化比较来对器件进行合理的模拟分析。能模拟的材料：由于形成不同器件所用的材料不同，器件模拟软件可以处理构成器件的几乎全部的导体，半导体和绝缘体，包括Si、α-Si、多晶硅、SiO2、InP、GaAs、AlGaAs、GaAsP、InGaP、InAsP、AlInAs、Ge、SiC、金刚石、ZnSe、ZnTe、Al、Au、Cu、Mu、W、合金等等。器件模拟能够进行的电学分析和能够获得的电学特性：器件模拟软件可以进行器件的稳态和瞬态分析、直流和交流信号分析、热载流子分析、可编程器件的FN电流分析、光电分析、深能级态和寿命分析、光电特性分析、晶格温度分析、自加热效应等现象等等。器件模拟能够得到的电学参数有：端特性，如：端电流密度与偏压的关系;带回扫的端电流与偏压的关系;器件截止频率与偏压的关系;S参数;结电容与偏压的关系;MOS电容与偏压的关系;硅基MOS电容器Si/SiO2界面中及衬底中的各类载流子（电子、空穴、净电荷）与偏压的关系;器件栅电流与偏压的关系；光照的直流响应等等；器件内部特性，如：掺杂浓度以及载流子的内部分布、载流子密度和电流密度的内部分布、电场电势分布、载流子寿命在器件内的分布、深能级在器件内部的分布、迁移率和电导率在器件内部的分布、载流子温度在器件内的分布、能带图随器件深度的变化、载流子注入在内部的分布等等；电学参数，如：给定偏压的薄层电阻、器件的特征参数（MOS的阈值电压、亚阈斜率等）、截面电阻、电极上净电荷、界面总电子或空穴密度、集总复合速率、集总载流子浓度等等。这些参数可以依据模拟结果，通过优化计算后获得。在SILVACO软件中，还提供了另外一种参数获取功能：将测试数据输入，选择被分析的SPICE中的器件模型进行计算，通过基于最小二乘法的曲线拟合及模拟、优化计算，在保证模拟值与测试值之间有较小误差的情况下，来获得所需的器件电学参数。提取出的参数可用于SPICE中相应器件（如二极管、结型场效应管、双极型晶体管管、MOSFET和MOSFET）的电路模拟。器件模拟使用的模型则是通过对器件进行物理机制的分析提出的，例如复合机制、产生机制、碰撞离化机制、带--带隧穿、迁移率模型、重掺杂引起的禁带变窄、速度过冲、热载流子注入机制、热离化机制等等，其中，复合机制包括SRH复合、Auger复合、直接复合、表面复合等;迁移率模型则需要考虑低场迁移率、高场迁移率以及表面散射、非局域电场等因素的影响。在部分器件还需考虑杂质电离不完全、光电互连情况等。部分小尺寸器件使用Monto-Carlo方法和量子力学修正求解，必要时需要考虑费米统计、Dirac统计以及Boltzman统计等等。器件模拟需要输入器件结构、材料成分、掺杂分布、偏置条件等器件参数信息，选择必要的数值方法对需要获得的特性进行求解和分析，并选择文本或图像的方式输出，以便查看和分析。3.7.2工艺模拟为了获得高性能和可靠性的集成电路，需要选择合理的工艺过程和优化工艺条件。如果总是通过将集成电路的设计方案经过实验性工艺流片来测试确定集成电路的性能，然后再通过改善工艺过程和优化工艺条件来重新流片来验证集成电路性能，那么设计制造高性能的集成电路需要很长的周期和很高的成本。工艺模拟软件使这一问题得到了改善。所谓工艺模拟，就是在深入探讨各工艺过程物理机制的基础上，对各工艺过程建立数学模型，给出数学表达式，在某些已知工艺过程和参数的情况下，利用CAD技术对被设计的集成电路的每个工艺过程进行数值求解，计算出设计的集成电路在该工序后的杂质浓度分布、掺杂类型变化或者结构特性变化等。其中结构特性变化是指工艺过程引起的集成电路各层的厚度和宽度的变化等。因此，通过工艺模拟，我们可以在不经过实际流片的情况下，得到集成电路中的杂质浓度分布、器件结构变化以及氧化、薄膜淀积以及其他热过程等引起的应力变化，并可以得到与杂质浓度分布有关的电学参数如结深度、薄层电阻、MOS夹断电压等，还可以预测工艺参数偏移对工艺结果和集成电路特性的影响。如果通过工艺模拟与器件模拟相结合，可以获得工艺参数和条件的变化对集成电路性能的影响。因此，工艺模拟可以用来优化工艺流程和工艺过程和条件，能够大大缩短高性能集成电路的开发周期，提高集成电路的成品率。目前较通用的工艺模拟软件主要有SILVACO、SUPREM等。工艺模拟的主要功能是根据集成电路的工艺过程和工艺条件，按照工艺制造过程从衬底选择开始，选择每道工艺的材料并按照相应的工艺模型逐步模拟集成电路的每个工艺过程，最后完成整个集成电路的工艺过程。由于每个集成电路的工艺都是包括多个步骤的工艺，每一个后续工艺的模拟，都需要考虑前面工艺中的结构，材料，掺杂浓