CMOS模拟集成电路设计ch差分放大器实用

会计学1CMOS模拟集成电路设计ch差分放大器实用4.1单端与差动的工作方式差动信号

定义为两个结点电位之差，且这两个结点的电位相对于某一固定电位（“共模”CM电平）大小相等，极性相反，结点的阻抗也必须相等。2单端信号的参考电位为某一固定电位(通常为地电位)差动信号第1页/共30页3耦合使信号损坏差动对耦合噪声的抑制第2页/共30页差动工作的抗干扰能力4电源线上的干扰会影响共模电平，但不影响差分输出VOUT=VX-VY第3页/共30页5

有效抑制共模噪声增大了可得到的电压摆幅(单端输出的两倍)偏置电路相对简单线性度相对高和单端电路相比，差分电路规模加倍

差动工作方式特点第4页/共30页4.2基本差动对定性分析差模大信号特性（Vin1-Vin2

从-变化到+）6Vin1比Vin2更负，M1截止，M2导通，ID2=ISS，因此Vout1=VDD,Vout2=VDD-RDISS当Vin1比Vin2更正时，差动对两侧情况正好与上述情况相反。Vin1逐渐增大，M1开始导通，ID1增大，Vout1减小；由于ID1+ID2=ISS，ID2减小，Vout2增大；当Vin1=Vin2

时，Vout1=Vout2=VDD-RDISS/2第5页/共30页7Vin1=Vin2（即平衡状态）附近，增益最大，线性度好输出端的最大电平和最小电平分别是VDD和VDD-RDISS，与输入共模电平无关两个特点：第6页/共30页共模大信号特性（Vin,CM从0变化到VDD）当Vin,CM＝0时，ID1=ID2=ID3=0，M1、M2截止，

M3处于三极管区当Vin,CM足够大时—Vin,CMVGS1+(VGS3-VTH3)，M1、M2、

M3都进入饱和区，电路处于正常工作状态Vin,CM进一步增加—Vin,CM>Vout1+VTH，M1和M2进入三极管区第7页/共30页输出摆幅：VDD>Vout>所以共模电平一般选在右侧附近因此，Vin,CM允许的范围——输入共模范围（inputcommonmoderange,ICMR)是：只要在ICMR范围内第8页/共30页定量分析大信号分析（略）10小信号分析方法一（叠加法）（略）Rs＝1/gm2第9页/共30页方法二（半边电路法）辅助定理：

考虑图中所示的对称电路，其中D1和D2代表任何三端有源器件。假设Vin1从V0变化到V0+ΔVin，Vin2从V0变化到V0-ΔVin，那么，如果电路仍保持线性，则Vp值保持不变。假定λ＝0。辅助定理说明了P点可以认为是“交流地”第10页/共30页利用P点交流地的特点，电路可等效为两个独立的部分，即“半边电路”概念。12第11页/共30页如果差动对的输入信号不是全差动的，可以将此任意信号表示为差模分量和共模分量。13第12页/共30页非理想性包括：尾电流源ISS的内阻RSS不是无穷大RD1和RD2之间有失配

M1和M2之间有失配（W/L、VTH等）4.3

共模响应差动电路对共模扰动影响具有抑制作用，理想差动电路的共模增益为零；但是实际上有以下一些非理想的因素第13页/共30页小信号共模特性—RSS对共模响应的影响VP随Vin,CM的变化而变化，若Rss为有限大小，则尾电流随VP增加而增加，Vout1和Vout2会随之减小。但如果电路完全对称，Vout1和Vout2仍然相等，不会引入差分增益共模增益为：第14页/共30页小信号共模特性—RD失配对共模响应的影响失配会引入差分增益第15页/共30页小信号共模特性—输入管失配对共模响应的影响从前面的分析可以看出，要获得好的共模抑制效果，主要要做到两个方面：良好的匹配和大的Rss第16页/共30页18共模抑制比用来CMRR来综合反映差分放大能力和共模抑制能力当信号频率增大时，寄生电容C1的存在使等效的Rss减小，CMRR下降。第17页/共30页4.4MOS为负载的差动对类似单级放大器，差动对的负载也可以采用二极管连接的MOS或者电流源作负载二极管连接的MOS作负载19第18页/共30页电流源负载的差动对20第19页/共30页共源共栅级差动对21第20页/共