数字电路讲义-第六章w1

第六章时序逻辑电路第一节概述一、时序电路（SequenceCircuit）框图第六章时序逻辑电路第一节概述一、时序电路（SequenceCircuit）框图tn、

tn+1的含义X、Z、W、Y→？XZWY电路的描述：第六章时序逻辑电路第一节概述一、时序电路二、分类同步时序逻辑电路：所有触发器共用同一个时钟异步时序逻辑电路：摩尔型——Moore：

无外部输入，即状态机

米里型——Mealy：

有外部输入按时钟分类按输入分类第六章时序逻辑电路第二节同步时序电路的分析分析出电路的目的是什么？第六章时序逻辑电路第二节同步时序电路的分析步骤：

1.观察电路，写出电路存储器中各触发器的激励函数、电路输出函数2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程

3.列出状态转换表

4.画出相应的状态转换图

5.视需要画出电路的输入输出对应波形图6.最后判断电路的逻辑功能对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能例6-9试分析图6-61所示由JK触发器构成的时序电路，列出其状态转换表和转换图，并说明其逻辑功能。分析的目的：Q3Q2Q1Q0的变化规律步骤：

1.观察电路，写出电路存储器中各触发器的激励函数、电路输出函数2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程

3.列出状态状态转换表

4.画出相应的状态转换图

5.视需要画出电路的输入输出波形图6.最后判断电路的逻辑功能，并评述其优缺点对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能步骤：

1.观察电路，写出电路存储器中各触发器的激励函数、电路输出函数

步骤：

1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程

3.列出状态状态转换表

4.画出相应的状态转换图

5.视需要画出电路的输入输出波形图6.最后判断电路的逻辑功能，并评述其优缺点对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能2.求激励函数，状态方程J0=1K0=1

J1=Q0+Q3Q2

K1=Q0J2=Q1Q0K2=Q3+Q1Q0J3=Q2Q1Q0K3=Q2Qn+1=JQn+K

Qn

Q0n+1

=Q0n

Q1n+1

=Q2nQ3nQ1n+Q0n⊕Q1nQ2n+1

=Q1nQ0nQ2n+

Q3nQ1nQ0nQ2nQ3n+1

=Q2nQ1nQ0nQ3n+Q2nQ3n步骤：

1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程

3.列出状态状态转换表

4.画出相应的状态转换图

5.视需要画出电路的输入输出波形图6.最后判断电路的逻辑功能，并评述其优缺点对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能

3.列出状态状态转换表现态次态步骤：

1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程

3.列出状态状态转换表

4.画出相应的状态转换图

5.视需要画出电路的输入输出波形图6.最后判断电路的逻辑功能，并评述其优缺点对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能4状态图步骤：

1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程

3.列出状态状态转换表

4.画出相应的状态转换图

5.视需要画出电路的输入输出波形图6.判断电路的逻辑功能，并评述其优缺点，是否能自启动对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能6判断电路的逻辑功能余3码模十计数器可以自启动工作循环什么类型？1.激励函数输出函数输出与输入有组合关系2.状态转换表3.状态图110检测4.波形图第六章时序逻辑电路第三节同步时序电路的设计例：设计110检测器分析步骤：

1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程

3.列出状态转换表

4.画出相应的状态转换图

5.视需要画出电路的输入输出对应波形图6.最后判断电路的逻辑功能对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能第六章时序逻辑电路第三节同步时序电路的设计设计步骤：1.设置输入、输出变量2.建立转换状态图，确定触发器数目3.列状态转换表4.确定触发器类型，求出激励方程，求输出方程5.画逻辑图6.讨论是否有孤立态，能否自启动例：设计110检测器第三节同步时序电路的设计一、状态图的建立例：试建立111序列检测器状态图，连续输入3个或3个以上的1，电路的输出为1，否则输出为0。米利型（Mealy）：莫尔型（Moore）：解：1.设输入、输出变量

2.建立状态图（状态图设置和建立），状态化简

3.电路设计第三节同步时序电路的设计二、设计电路

例：试设计1011序列检测电路。01011CPXZ第三节同步时序电路的设计设计步骤：1.设置输入、输出变量2.建立转换状态图，确定触发器数目3.列状态转换表4.确定触发器类型，求出激励方程，求输出方程5.画逻辑图6.讨论是否有孤立态，能否自启动第三节同步时序电路的设计设计步骤：1.设置输入、输出变量2.建立转换状态图，确定触发器数目3.列状态转换表4.求输出方程，画逻辑图5.讨论是否有孤立态，能否自启动第三节同步时序电路的设计第三节同步时序电路的设计设计步骤：1.设置输入、输出变量2.建立转换状态图，确定触发器数目3.列状态转换表4.确定触发器类型，求出激励方程，求输出方程5.画逻辑图6.讨论是否有孤立态，能否自启动5.画逻辑图6.讨论是否有孤立态，能否自启动例：设计一个模7同步二进制加法计数器例：试设计一个可变模同步分频器，当控制输入X＝0时为5分频；X＝1时为7分频。解：1.状态转换图2.状态转换真值表3.求激励函数和输出函数状态转换图？时序逻辑电路分析设计：小结第四节数据寄存器一、集成锁存器

第四节数据寄存器二、锁存器的扩展

174LS373274LS373当EN=0时，上面的芯片工作。当EN=1时，下面的芯片工作。第四节数据寄存器三、寄存器（1）内部驱动边沿触发第四节数据寄存器三、寄存器（2）

第四节数据寄存器三、寄存器

第四节数据寄存器三、寄存器

锁存器寄存器区别？第四节数据寄存器三、寄存器

第四节数据寄存器三、寄存器

第四节数据寄存器寄存器顾名思义，就是保存数据的地方。锁存器是用于存储数据来进行交换，使数据稳定下来保持一段时间不变化，直到新的数据将其替换。寄存器与锁存器都是用来暂存数据的器件，在本质上没有区别，寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器）；锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。第四节数据寄存器寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器）；锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。锁存寄存第五节计数器计数器（CTR）用途：计数、分频、延时、PC指针……第五节计数器一、异步二进制计数器

原理：前位有1→0时，后位+1一、异步二进制计数器一、异步二进制计数器TCP:TCPmin≥Ntpdmax看仿真一、异步二进制计数器一、异步二进制计数器一、异步二进制计数器一、异步二进制计数器一、异步二进制计数器一、异步二进制计数器一、异步二进制计数器仔细分析：状态图一、异步二进制计数器仔细分析：看仿真二、集成异步4位二进制计数器

二、集成异步4位二进制计数器二、集成异步4位二进制计数器构成模16计数器二、集成异步4位二进制计数器级联三、集成异步BCD计数器三、集成异步BCD计数器

异步BCD码计数器74LS290激励函数三、集成异步BCD计数器

异步BCD码计数器74LS290三、集成异步BCD计数器

74LS290数据手册三、集成异步BCD计数器

异步BCD码计数器74LS290构成8421BCD计数器三、集成异步BCD计数器

三、集成异步BCD计数器

级联级联延时四、同步二进制计数器四、同步二进制计数器异步与同步的区别例6-4试分析图6-21的计数电路，列出状态转换真值表及转换图，并说明其功能解：1.触发器的激励方程2.触发器状态方程3.状态转换真值表4.状态图功能分析Q0,Q2:11010发生器，Q1:反码五、集成同步4位二进制加法计数器

工作原理五、集成同步4位二进制加法计数器五、集成同步4位二进制加法计数器五、集成同步4位二进制加法计数器任意进制计数器的设计方法：1.异步反馈清零2.同步反馈清（置）零3.预置-进位4.反馈预置五、集成同步4位二进制加法计数器同步清零：74LS163异步清零：74LS161同步清零与异步清零的区别？五、集成同步4位二进制加法计数器M=？五、集成同步4位二进制加法计数器五、集成同步4位二进制加法计数器级联当由FFFE→FFFF时的情况CO=ENT*CT=15当由FFFE→FFFF时的情况CO=ENT*CT=15例：试分析如图计数电路，算出它的计数模M，并说明预置数的设置原则M=(100000000-10010111)2=(105)10六、集成同步二进制可逆计数器

1、同步单时钟二进制可逆计数器——74LS16974169六、集成同步二进制可逆计数器

2、同步双时钟二进制可逆计数器——74LS193双时钟的工作原理七、集成同步BCD码计数器工作原理：Q1Q3的特征方程七、集成同步BCD码计数器

七、集成同步BCD码计数器

七、集成同步BCD码计数器七、集成同步BCD码计数器同步BCD码可逆计数器74LS192波形图注意74LS192的仿真注意进位七、集成同步BCD码计数器

可设置任意进制计数器七、集成同步BCD码计数器七、集成同步BCD码计数器M=M1M2看波形图MAXPLUSII（P222）第六节移位寄存器（SRG-ShiftRegister）实际需求：无线通信移位寄存器从结构上看，是将若干个触发器级联起来按输入方式分：串行和并行输入按输出方式分：串行和并行输出按移位方向分：左移和右移例：设计一个“111”检测器第六节移位寄存器一、单向移位寄存器

串入并出特征方程：一、单向移位寄存器一、单向移位寄存器一、单向移位寄存器右移左移移位寄存器特征方程：右移：左移：并、串输入--并、串输出有误第六节移位寄存器二、集成4位通用移位寄存器

单向移位双向移位第六节移位寄存器二、集成4位通用移位寄存器

二、集成4位通用移位寄存器二、集成4位通用移位寄存器二、集成4位通用移位寄存器移位寄存器的扩展三、移位寄存器的直接应用三、移位寄存器的直接应用并/串转换器－74LS166（串、并入/串出）三、移位寄存器的直接应用并/串转换器－74LS166（串、并入/串出）三、移位寄存器的直接应用并/串转换器－74LS166（串、并入/串出）三、移位寄存器的直接应用并/串转换器－74LS166（串、并入/串出）三、移位寄存器的直接应用串/并转换器——74LS164（串入/串、并出）三、移位寄存器的直接应用串/并转换器——74LS164（串入/串、并出）串/并转换器——74LS164（串入/串、并出）三、移位寄存器的直接应用数据串行传输的发送与接收四、移存型计数器1.环形计数器移位寄存器也可以构成计数器或分频器1.环形计数器其他循环→0001→1.环形计数器为什么说：移位寄存器也可以构成计数器或分频器→1.环形计数器1.环形计数器解决自启动办法：1.环形计数器特点：主循环状态比较少2.扭环形计数器2.扭环形计数器0000→其他2.扭环形计数器其他状态？2.扭环形计数器扭环形计数器也可作为计数器、分频器2.扭环形计数器移存型计数器的应用2.扭环形计数器如何解决自启动2.扭环形计数器解决办法卡诺图法：2.扭环形计数器解决办法卡诺图法：其他方法→思路？2.扭环形计数器如何解决自启动五.序列发生器（一）、什么是序列发生器产生序列信号的电路成为序列发生器五.序列发生器例6-7试分析如图时序电路，列出状态表和状态图，说明其功能五.序列发生器五.序列发生器五.序列发生器方法二：用移存器直接产生序列五.序列发生器●当序列很长时：器件增加、受到干扰易跑飞（可能不能自启动）●如何用级数不多的移存器，产生循环长度最大的序列来，而且电路是易于自启动的。●研究表明：由异或门组成的反馈网络用于移存器时，所构成的序列发生器就有这种特性，其构成如图6-58所示。由于异或函数就是模2加法运算，故适用叠加原理，所以这类序列发生器又称为线性序列发生器。五.序列发生器对于n位移存器，产生最长的序列—M序列五.序列发生器例6-8试分析如图所示序列发生器五.序列发生器序列中1的个数：8个

0的个数：7个五.序列发生器五.序列发生器—补充（数字电路逻辑设计，高教，王毓银）（一）什么是序列发生器（二）设计给定序列信号的产生电路方法：

1.移存型序列信号发生器

2.计数型序列信号发生器（二）设计给定序列信号的产生电路

1.移存型序列信号发生器例：设计产生序列信号11000、11000、……的发生器解：分析状态，确定触发器个数状态转换表（二）、设计给定序列信号的产生电路D1(Q1n+1)卡诺图为自启动检查（二）、设计给定序列信号的产生电路（二）设计给定序列信号的产生电路

1.移存型序列信号发生器例：设计产生序列信号11000、11000、……的发生器解：分析状态，确定触发器个数状态转换表问题：如何用触发器设计本题？

2.计数器型序列信号发生器例：设计产生序列信号1111000100、1111000100、……的发生器解：分析状态数(计数0-9,输出:F)

2.计数器型序列信号发生器输出F卡诺图五.序列发生器（一）、什么是序列发生器（二）、设计给定序列信号的产生电路（三）、根据序列循环长度M的要求设计发生器五.序列发生器（三）、根据序列循环长度M的要求设计发生器1.最长线性序列信号（M=2n-1长度的序列）发生器

f=C1Q1⊕C2Q2⊕…⊕CNQN（三）、根据序列循环长度M的要求设计发生器2.

M≠2n-1任意长度的序列信号发生器（1）M=2n

f=C1Q1⊕C2Q2⊕…⊕CNQN在循环长度为(2n-1)的最长线性序列中，全0状态为偏离状态，现要求M=2n，只需将全0状态插入到有效序列之中成为有效状态即可。根据移存规律，全0状态的前一状态必定是100…0；下一状态必定是00…1；其余状态转移按正常线性反馈进行。因此可以将(2n-1)的反馈函数修改为（三）、根据序列循环长度M的要求设计发生器2.

M≠2n-1任意长度的序列信号发生器（2）M<2n-1自启动第七节

用集成器件设计时序电路例6-16试设计1011序列检测电