EDA实验报告5-乐曲硬件演奏电路设计

EDA技术与应用试验报告姓名 学号 专业年级 程试验题乐曲硬件演奏电路设计目试验目1学习利用数控分频器设计硬件乐曲演奏电路的 把握模块化和层次化的设计方法以及音符编码的设计思想理

的乐曲。该硬件演奏电路由三个模块构成NoteTabs.vhdl8位二进制计数器，作为ROM的地址发生器，计数频率4Hz，即每0.25s,1s4音符持续4Hz的时钟速率作加法计数即地址值递ToneTaba模块，乐曲即开头演奏起来。ToneTaba.vhdl供给打算所发音符的分频预置数，此数在Index[3..0]可确定乐曲全部音符所对应的分频预置数〔13个〕每一音符的停留时间由sk打算〔z。Speakera.vhdlSpeakera分频，再SpkOut输出。11Tone[10..0]打算SpkOut输出的频率打算每一音符的音调。Music，在连续地址上存放乐曲的音符数据，NoteTabs.vhdl的设计，该模Music.vhdl的设计此模块给数控分频模块供给每个音符所对容 应的分频预置数，即计数初值2047FULL，此溢出信号就是用作发音的频率信号文本输入法和元件例化语句完成硬件演奏电路顶层文件的设计,编译、仿真，选用杭州康芯电子生产的系列公司生产的FPGA芯片CycloneFPGA上进展硬件测试地址文件，以存储乐曲演奏数据骤

l4l文件拷贝进顶层文件所在名目，用元件例化语句和层次化设计方法，完成乐曲硬件演奏电路的设计，编译、仿真，给出时序波形，引脚锁定并下载进进展硬件测试文本输入法时序仿真波形NoteTabsclkROM地址值的递增，ROM中输出。试验结ToneTaba.sim可知，由果及分Tone[10..0]输出给析Speakera模块。与演奏发音相对应的简谱码由CODE通过数码管输出显显示高八度音。clk输入的一较高频率〔12MHz〕的时钟信号进展分D触发器后，可以得SpkS。play_song.sim可知，SpkOut是经S的脉宽也不同，通过扬声器发出的声音也不同，因而可以演奏音乐，得到预期的效果。HIGH1对应的灯随凹凸音的不同，亮灭状况也不同，试验结果符合预期。法

22.1184HzSpeakera模块所需的的输入时钟，并将简谱码通过译码输出到数码管上显示。灯恒亮，蜂鸣器发出持续的高音。检查Speakera的时序仿真波形，输出SpkOut是持续的低电平，而不是脉宽不一的方波。GW48系列8鸣器可以正常放出预置的乐曲。SpkOut输出脉宽不一的方波信号，对于顶层文件用一样的方法，亦可以得到预期的输出。分频输出的频率不满足该硬件演奏电路所需要的时钟输clk_8Hz(4Hz)打算了每一音符在clk_12MHz打算了每一音符的音调。假设时钟偏差过大，将会导致时许错乱，如音符输入端停留的时间过长或过短，数控分频输出的脉冲过宽或者过窄，这都直接影响音乐的正常播放。you_and_me，但问题也接踵而至。.bsf元件输入端口跟定制梁祝NoteTabs编译不成功。重命名端口后，再次编译，问题解决。中，depth=280，而梁祝的256，即每一字节的宽度为8bit，结果编译报错。于是我把you_and_medepth256