数字电路-第5章

触发器特点：触发器分类：本章重点：触发器外部逻辑功能、触发方式。能够存储一位二进制信息的基本单元。1、有两个能够自行保持的稳定状态：0状态和1状态。2、根据不同的输入信号，可以置成1状态或0状态。按触发方式分：电位触发方式、主从触发方式及边沿触发方式。按逻辑功能分：RS触发器、D触发器、JK触发器和T触发器。组合电路：不含记忆元件、无反馈输出与原来状态无关、触发器：第五章触发器触发器的状态由输出端Q

的状态表示时序电路：输出与原来状态有关、具有记忆功能第一节RS触发器第二节主从触发器第三节边沿型触发器第四节触发器逻辑功能的转换第五章触发器第一节RS触发器电路图与逻辑符号1、引入随着输入不同，输出跟随变化。(无记忆功能）一、基本RS触发器将接回门1的另一个输入端，当信号Vi1消失时两个门的输出状态仍可保持。10100101RD=0，SD=1：=1，Q=0RD=1，SD=0，=0，Q=1置0状态2、由两个“与非”门构成的基本RS触发器电路图输入：RD，SD;输出:Q，将触发器Q端的状态作为触发器的状态；称为1态称为0态置1状态11101101

RD=1，SD=1，Q=0：Q=0=1两个稳定状态：

RD=1，SD=1，Q=1：Q=1=0RD、SD均为1时，输出不变，维持原态。输入信号作用前Q=1输入信号作用前Q=00011RD=0，SD=1：=1，Q=0RD=1，SD=0，=0，Q=1RD=1，SD=1，、Q（不变）RD=0，SD=0，=Q=1，不稳定真值表

RD SD Q 0 1 0 1 1 0 1 0 0 0不定（Ф） 1 1不变不变RD、SD同时变为1时，输出不稳定不稳定状态Q端：称触发器原端或称1端端：称触发器非端或称0端真值表

RD SD Q 0 1 0 1 1 0 1 0 0 0不定（Ф） 1 1不变不变

逻辑符号若触发器原为1态，欲使之变为0态，必须将RD端的电平由1变为0，SD端的电平由0变为1，这里所加的输入信号称为触发信号，由它们导致的转换过程称为翻转。RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示）SD：置1或置位端（低电平置１）二、触发器的特性表及特征方程约束条件，不能同时为零次态卡诺图特征方程Q：原状态或现态Q*：新状态或次态1、

特性表：输入信号与原态、次态列入真值表中，这种含有状态变量的真值表称为特性表。2、

特征方程：表示电路次态与输入变量和电路现态之间的逻辑关系的状态方程。

RS触发器特性表

RD SD Q Q* 0 0 0 Ф 0 0 1 Ф 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 Q*例：基本RS触发器电路中已知输入端的电压波形，画出输出端的电压波形。解：t1t2t3t4t5t6t7t8不稳定不稳定三、钟控RS触发器（同步RS触发器）1、电路图与逻辑符号CP=0：状态不变增加一个控制端，引入同步信号，使触发器只在同步信号到达时，触发器的状态随输入变化。称这个同步信号为时钟脉冲，用CP（ClockPulse）表示。凡是受时钟信号控制的触发器统称为时钟触发器。钟控RS触发器是结构最简单的一种。S=0，R=0：Q*

=Q

S=1，R=0：Q*

=1

S=0，R=1：Q*

=0

S=1，R=1：Q*

=ФCP=1：基本R-S触发器输入端均为1CP=011CP=1S=0R=0S=10S=0R=110S=1R=100控制输入端R、S通过“非”门作用于基本R-S触发器2、真值表约束条件，不能同时为13、特征方程CP=1S=0，R=0：Q*

=Q

S=1，R=0：Q*

=1

S=0，R=1：Q*

=0

S=1，R=1：Q*

=ФR S Q* 0 0 Q 0 1 1 1 0 0 1 1 Ф

钟控RS触发器真值表次态卡诺图假设CP=1时，控制输入不改变。4、时钟控制RS触发器逻辑功能波形图设触发器的初始状态为Q=0例：已知触发器的输入信号如图所示，试画出输出端的电压波形。设触发器的初始状态为Q=0。CP=1期间内输入信号多次发生变化，则触发器也会多次翻转。解：t1t2t3t4t5t6t7第二节主从触发器(一)逻辑符号一、主从触发器二、主从JK触发器J、K：输入RＤ、SＤ：异步置0、置1（不受CP限制）Q、：输出CP：时钟控制输入主从触发器有：主从RS触发器、计数型触发器、T触发器及主从JK触发器从触发器(二)逻辑功能由两个钟控RS触发器构成CP=0:从触发器接受主触发器状态并翻转稳定CP=1:主触发器接受激励信号并翻转稳定1、J=K=1且CP=1主：则A=1，B=0则A=0，B=1当CP由1变0后，从：2、J=1，K=0且CP=1主：3、J=0，K=1且CP=1主：则A=1，B=0则维持原态当CP由1变0后，从：则A=0，B=1则维持原态当CP由1变0后，从：4、J=K=0，且CP=1

则维持原态主触发器010110100101真值表

K JQ* 0 0Q 1 0 0 0 1 1 1 1 (三)状态转换图与特征方程1、状态转换图主从JK触发器特性表

Q Q* J K 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 01状态0状态1J=0K=K=0J=J=1K=K=1J=状态转换图状态转换图：用图形的方式描述触发器的逻辑功能，两个圆圈分别表示两个稳定状态，用带箭头的直线或弧线表示状态转换的方向，而且在其上标注转换条件。主从JK触发器消除了不定态2、特征方程主从JK触发器特性表

Q Q* J K 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 次态卡诺图（四）主从JK触发器对激励信号的要求JK触发器的工作波形：CP=1，若J、K变化，触发器的状态与真值表不对应。故使用主从JK触发器，要求其JK输入端的信号在CP脉冲作用期间保持恒定，以免产生多次翻转现象。（五）JK触发器构成Ｔ触发器JK触发器的J、K端连接在一起构成Ｔ触发器真值表

K JQ* 0 0Q 1 0 0 0 1 1 1 1

真值表

TQ* 0 Q 1 1、逻辑符号2、真值表

T触发器：当控制信号T=1时，每来一个CP信号，触发器的状态就翻转一次；而当T=0时，CP信号到达后触发器的状态保持不变。

T触发器特性表

Q Q* T 0 0 0 0 1 1 1 0 1 1 1 0 3、状态转换图4、特征方程T触发器是一个受控制的翻转触发器。第三节边沿型触发器一、工作原理主从触发器：CP=1，若J、K变化，触发器的状态与真值表不 对应，对激励信号要求严格。二、维持-阻塞D触发器（一）逻辑符号D：输入CP：时钟控制，上升沿触发边沿触发器：上升沿触发或下降沿触发，激励端的信号在边沿时刻的前后几个延迟时间内保持不变，便可以稳 定地根据激励输入翻转。次态仅取决于时钟信号边沿时刻输入信号的取值包括：利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器及利用二极管进行电平配置的边沿触发器等。

：异步置0、置1：输出（二）逻辑功能0１01110００１CP=0，若D=0；CP上升沿：Q=0置0维持线置1阻塞线CP=0时，门G、H被封锁。基本RS触发器的状态维持。（二）逻辑功能1101101010CP=0，若D=1；CP上升沿：Q=1置1维持线置0阻塞线Q*

=D

真值表D Q* 0 0 1 1

激励表

Q Q* D 0 0 0 0 1 1 1 0 0 1 1 1 （三）状态转换图（四）特征方程（五）触发器的应用1、移位寄存器数码1数码1数码2数码1数码3数码2数码1数码4数码3数码23按Q4原来的状态翻转，2按Q3原来的状态翻转，1按Q2原来的状态翻转2、计数器D1与状态非连接Q1在CP上升沿翻转CP2与D1相连Q2在Q1下降沿翻转CPQ3在Q2下降沿翻转Q4在Q3下降沿翻转第四节触发器逻辑功能的转换一、J-K型改D型J-K触发器特征方程：D触发器特征方程：J=D=D比较得：二、D型改J-K型三、D型改T型自己完成令两者相等步骤：写出已知和待求触发器的特性方程;令二者相等，得出待求触发器输入端的表达式;画逻辑图1、时钟控制R-S触发器电平触发方式，当CP=1