第09讲编码器和译码器

第9讲

课时授课计划

课程内容内容：

编码器和译码器目的与要求：1.掌握编码、编码器、优先编码的概念。2.了解二进制编码器的逻辑功能、设计方法。3.了解优先编码器MSI器件74LS148的逻辑功能。4.掌握译码原理、译码器的设计方法。5.掌握MSI器件74LS138的功能、使用、功能扩展、逻辑符号。重点与难点：掌握编码、编码器、优先编码的概念。掌握译码器的概念和原理。优先编码器的正确理解。

了解中规模组合逻辑电路的使用方法。

教学方法设计：1.讲解中注意基本概念的建立。

2.强调MSI器件的使用，培养查手册的能力。

3.由于编码与译码是逆过程，所以回顾已经讲过的编码器，引入译码器。课堂讨论： 一般编码器输入的编码信号为什么是相互排斥的？复习（提问）： 1编码原则？

2为什么要用二进制编码器？3.译码原则？

4.8位电话号码能供多少用户使用？（电话号码为十进制）5.若要对8421BCD码进行译码，输出信号应有多少个？6.逻辑函数的标准最小项之和式？7.译码器CT74LS138的输出逻辑函数式？中规模通用集成电路概述集成电路区分为SSI,MSI,LSI,VLSI，不仅体现在集成度的提高上，而且体现为单芯片的功能的增强。SSI—基本器件（如门电路）的集成MSI—逻辑部件（如译码器）的集成LSI,VLSI—数字子系统或数字系统（如微处理器）的集成学习MSI要注意几点：该器件如何完成特定功能（如译码器如何实现译码）器件功能的扩展和应用（如译码器可以实现逻辑函数）基于MSI的设计区别于基于SSI的地方（如前者要求充分利用现有组件功能，尽可能减少相互连线）常用MSI组合逻辑电路编码器译码器数据选择器数据分配器并行加法器数值比较器编码器编码：用代码表示特定对象的过程（特定对象可以包括字母、数字、符号等）。编码器：实现编码的逻辑电路。二进制编码的原则：用n位二进制代码可以表示2n个信号，对N个信号编码时，应由2n≥N来确定编码位数n。

提问：101键盘编码至少需要几位二进制代码？

1.二进制编码器：用n位二进制代码对2n个信号进行编码的电路。3位二进制编码器（8-3编码器）输出3位二进制代码真值表利用了输入互斥的约束输入8个互斥的信号8个输入信号互斥。当I1~I7输入为0时，输出就是I0的编码。输入信号为高电平有效（有效：表示有编码请求）输出代码编为原码（对应自然二进制数）I7I6I5I4

I3I2

I1I0Y2

Y1

Y0≥1≥1≥1注：教材图2-17用了两级或非门可以增加驱动能力。2.二—十进制编码器将0~9十个十进制数转换为二进制代码的电路。下图为8421BCD编码器的真值表。输入10个互斥的信号输出4位二进制代码利用了输入互斥的约束当编码器某一输入信号为1且其它输入信号为0时，有一组数码输出。如I7=1时，Y3Y2Y1Y0=0111。输出数码各位的权从高位到低位分别为8、4、2、1，因此是一个8421BCD码编码器。从编码表可以看出，该编码器输入信号I0~I9也是互斥的。I9I8

I7I6I5I4

I3I2

I1I0Y3

Y2

Y1

Y0≥1≥1≥1≥13.优先编码器允许同时输入多个编码信号，而电路只对其中优先级别最高的信号进行编码。下图为8-3优先编码器74LS148的逻辑图。8线-3线优先编码器演示从功能表看出，输入输出的有效信号都是0。在输入中，下标越大，优先级越高。输出为反码输出。控制输入端(选通输入端)=0时，编码器工作。=1时，输出均为1，不进行编码。为选通输出端。当控制输入端=0，但无有效信号输入时，=0。(YS的低电平表示“无编码信号输入”)为扩展输出端。当=0，且有信号输入时，才为0，否则为1。（的低电平表示“有编码信号输入”）

集成3位二进制优先编码器74LS1488线-3线优先编码器级联构成16线-4线优先编码器16线-4线优先编码器注：从16线-4线优先编码器的功能表和8线-3线优先编码器的功能表的对照去理解。8421BCD码优先编码器真值表逻辑表达式逻辑图集成10线-4线优先编码器集成10线-4线优先编码器

74147译码器译码是编码的逆过程。译码：将表示特定意义信息的二进制代码翻译出来。译码器：实现译码功能的逻辑电路；二进制译码原则：用n位二进制代码可以表示2n个信号，所以对n位代码译码时，应由2n≥N来确定译码信号位数N。译码器按用途可分为下列三类：⑴变量译码器：编码器的逆过程，用来表示输入变量的状态。一般是以较少的输入变为较多输出的器件，通常包含2n译码和8421BCD码译码两类。⑵码制变换译码器：用于实现各种编码之间的转换，如BCD码之间的转换，8421码转换为余3码等。⑶数字显示译码器：主要解决将二进制数显示成对应的十进制或十六进制数的问题，一般可分为LED译码驱动器和LCD译码驱动器两类。

1.二进制译码器将输入二进制代码译成相应输出信号的电路。电路结构译码器有输出高电平有效和输出低电平有效两种类型。输出高电平有效时，每个输出对应输入的一个最小项；输出低电平有效时，每个输出对应输入的一个最小项的非。

设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、为选通控制端。当G1＝1、时，译码器处于工作状态；当G1＝0、时，译码器处于禁止状态。真值表输入：自然二进制码输出：低电平有效74LS138演示功能扩展：2片74LS138级联组成4-16线译码器当E=1时，两个译码器均不工作，输出都为高电平。当E=0时，译码器工作。当A3=0时，1号片工作，输出由输入二进制代码A2A1A0决定。当A3=1时，1号片不工作，输出全为高电平1。2号片工作，输出由输入二进制代码A2A1A0决定。真值表2.二-十进制译码器将4位BCD码的十组代码翻译成0~9十个对应输出信号的电路。有4个输入端、10个输出端，所以又称为4线-10线译码器。逻辑表达式将与门换成与非门，则输出为反变量，即为低电平有效。集成8421BCD码译码器74LS42输出为反变量，即为低电平有效

数码显示译码器在数字系统中处理的是二进制信号，而人们习惯使用十进制的数字或运算结果，因此需要用数字显示电路，将数字系统的处理结果用十进制数字显示出来供人们观测、查看。显示译码器主要由译码器和驱动器两部分组成，通常将这两部分集成在一块芯片中。1.七段数字显示器件（LED或LCD）共阳极接法：当某段外接低电平时，该段被点亮。共阴极接法：当某段外接高电平时，该段被点亮。显示译码器、驱动器七段数字显示器件BCD码十进制数字显示七段码（的驱动信号）a~g1表示亮，0表示灭abcdefg111111011011010011111七段显示器件七段显示译码器的真值表00000001001000110100010101100111100010011010101111001101111011111111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101100011110000000A3

A2

A1

A0abcdefg0123456789101112131415七段显示译码器相当于一个代码转换电路，输入四位BCD码，输出七段代码。BCD-

七段显示译码器的卡诺图Ya=A3A2A2A0+A3A1+A2A0Yb=A3A1+A2A1A0+A2A1A0BCD-

七段显示译码器的卡诺图Yc=A3A2+A2A1A0Yd=A2A1A0+A2A1A0+A2A1A0BCD-

七段显示译码器的卡诺图Ye=A2A1+A0Yf=A3A2A0+A1A0+A2A1BCD-

七段显示译码器的卡诺图Yg=A3A2A1+A2A1A0常用的4线-7段译码器/驱动器有74LS47（驱动共阳器件）、74LS48（驱动共阴器件）、CC14547。集成显示译码器74LS4874LS48功能演示功能表输

入输

出功能或十进制数LT

RBIA3

A2

A1

A0RBOBI/abcdefgRBOBI/

(灭灯)LT

(试灯)RBI

(动态灭零)×

×0×10××××××××00000(输入)100000000111111100000000123456789101112131415111×1×1×1×1×1×1×1×1×1×1×1×1×1×1×0000000100100011010001010110011110001001101010111100110111101111111111111111111111111100110000110110111110010110011101101100111111110000111111111100110001101001100101000111001011000111100000007447、7448都不拒伪码拒伪码的7段译码器CC14547输入：4位，8421BCD码D、C、B、A（原码）输出：7段，Ya~Yg，高电平有效（输出1时该段点亮，用于共阴极显示器）消隐控制端：，低电平有效。当=0时，输出Ya~Yg都为低电平，各字段都熄灭，不显示数字。当=1时，译码器工作。当输入BCD码超过1001后，输出全部为“0”，显示器数字消隐。（拒伪码）具有较大的输出电流驱动能力(约60mA)，可直接驱动LED或其它显示器。CC14547规格译码器的应用用译码器实现组合逻辑函数

原理：变量译码器输出能产生输入变量的所有最小项。高电平输出时：低电平输出时：而任何一个组合逻辑函数都可以变换为最小项之和的标准形式。因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。当译码器输出低电平有效时，一般选用与非门与译码器配合；当译码器输出低电平有效时，一般选用或门与译码器配合；例2用译码器设计一个一位全加器。它能将两个二进制数及来自低位的进位进行相加，并产生和数与进位数。解：1）分析设计要求，列出真值表。设被加数为Ai，加数为Bi，来自低位的进位为Ci-1。

本位和为Si，向高位的进位为Ci。2）写出逻辑函数表达式3）选择译码器全加器有3个输入信号，有两个输出信号，因此可选74LS138和两个与非门来实现。4）将Ai连A2、Bi连A1、Ci-1连A0，则Si、Ci式变为：5）由此可画出所设计的全加器电路图。例3用译码器和与非门实现逻辑函数

F(A,B,C,D)=∑m(2,4,6,8,10,12,14)

解法1：给定的逻辑函数有4个逻辑变量，显然可采用一个4线-16线的译码器和与非门实现。

解法2：用3-8线译码器实现4变量逻辑函数

用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换为然后，将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0，逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样，当输入变量A=0时，片Ⅰ工作，片Ⅱ禁止，由片Ⅰ产生m0～m7

；当A=1时，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ产生m8～m15。将译码器输出中与函数相关的项进行“与非”运算，即可实现给定函数F的功能。连线图2、用二进制译码器实现码制变换8421码十进制码十进制码余3码2421码十进制码3.计算机端口地址译码来自8086CPUPC/XT系统板上I/O端口译码电路例：3-8线译码器CT4138口地址确定CT4138芯片组成图(a)所示电路，芯片和地址线A7~A0相连。写出译码器输出Y0,Y1,…,Y7分别被译中时相应的地址线A7~A0的状态，结果用十六进制表示。若改用10位地址线A9~A0和CT4138相连，且输出Y0,Y1,…,Y7被译中时地址线A9~A0的状态分别为280H,281H,…,287H，则上述电路应作怎样的改动？例：3-8线译码器CT4138口地址确定CT4138芯片组成图(a)所示电路，芯片和地址线A7~A0相连。写出译码器输出Y0,Y1,…,Y7分别被译中时相应的地址线A7~A0的状态，结果用十六进制表示。若改用10位地址线A9~A0和CT4138相连，且输出Y0,Y1,…,Y7被译中时地址线A9~A0的状态分别为280H,281H,…,287H，则上述电路应作怎样的改动？解：由图可知，CT4138要能译码，A6,A5必须同为高电平，而A7,A4必须同为低电平，A3也为高电平。即地址线A7A6A5A4A3=01101时该芯片才能工作。此时哪个输出通道被译中则取决于A2A1A0的状态，如A2A1A0为000时Y0被译中，A2A1A0为001时，Y1被译中，……。根据上述分析可知，Y0,Y1,…,Y7被译中，则相应的地址线A7~A0的状态应为68H,69H,6AH,6BH,6CH,6DH,6EH,6FH若要使Y0,Y1,…,Y7译中时的地址线A9~A0的状态为280H,281H,…,287H，则要求A9A8A7A6A5A4A3A2A1A0=1010000，电路的连接应如图所示，A9,A7为1，A8,A6,A5,A4,A3为0时选通输入端能保证CT4138正常译码。小结数字显示译码器（此外还有二进制译码器、二-十进制译码器）七段显示原理C