XIN第04章主存储器与存储系统42

1第4章主存储器与存储系统4.1存储器基本概念4.2半导体存储器的结构和原理4.3高速存储器4.4Cache存储器4.5虚拟存储器本章主要内容（2）教学目的与要求掌握存储器与CPU的连接方法重点掌握存储器扩展方法：

位扩展、字扩展、字位扩展理解高速存储器的实现原理234.2.3存储器与CPU的连接计算机系统中，存储器芯片与CPU之间的连接，实质上就是其与数据总线、地址总线和控制总线三种系统总线的连接。读/写Readynk地址总线数据总线控制总线CPUARDR主存储器CPU访问主存44.2.3存储器与CPU的连接在构成存储系统时，由于存储芯片的容量有限，单个芯片往往不能满足存储器位数(数据线的位数)或字数(存储单元的个数)的要求，需要用多个存储芯片进行组合。这种组合称为存储器的扩展：位扩展字扩展字位扩展51．存储器的位扩展位扩展是指存储器的字长小于应用系统的存储要求。这是一种将存储器芯片并联使用的方法。方法：在给定的芯片中选择合适的芯片，确定它们的使用数量；将芯片的地址线、读写控制线与CPU的对应信号线连接；将数据线拼接成要求的数据宽度，并将芯片的片选信号并联连接。6位扩展举例用Intel2114(1K×4bit)SRAM芯片扩展成为1K×8bit容量的存储器。根据扩展要求需要选用2片2114。72．存储器的字扩展如果单个芯片不能满足容量的要求，需要采用多片存储器进行字数扩充，即字扩展。字扩展的一般方法是：在给定的芯片中选择合适的芯片，并确定使用数量；将芯片的地址线、读写控制线、数据线与CPU对应信号线连接；由剩余的CPU高位地址形成片选信号，接至各芯片的片选端。8片选信号的产生方法线选法部分译码法全译码法其中部分译码法和全译码法又可统称为译码法。需要注意，片选信号产生方法不同，存储器连接和空间地址也不同。9字扩展举例某CPU的寻址空间为64K，即有16根地址线。现要求采用Intel2716(2K×8bit)扩展为8K×8bit存储器。不同的片选方式对CPU剩余的5根地址线的处理是不同的。10(1)线选法线选法是指利用地址总线的剩余高位地址线直接作为存储器芯片的片选信号，低位地址线和存储器地址线相连。用低位地址线对每片内的存储单元进行寻址，所需地址线由每片的单元数确定。11线选法扩展存储器容量12线选法地址范围芯片A15A14A13A12A11A10….A0地址范围#1×11100….0×11101….17000H~77FFH#2×11010….0×11011….16800H~6FFFH#3×10110….0×10111….15800H~5FFFH#4×01110….0×01111….13800H~3FFFH13(2)译码法译码法仍采用低位地址线对每片内的存储单元进行寻址，高位地址线经过译码器译码后作为各芯片的片选信号。14(2)译码法全译码法将所有剩余的高位地址线作为译码器的输入，译码输出产生片选信号。部分译码只将其中一部分剩余的高位地址线作为译码器的输入，译码输出产生片选信号。15部分译码的连接方案16部分译码法地址范围芯片A15A14A13A12A11A10….A0地址范围#1×××000….0×××001….10000H~07FFH#2×××010….0×××011….10800H~0FFFH#3×××100….0×××101….11000H~17FFH#4×××110….0×××111….11800H~1FFFH173．字位扩展字位扩展是指存储器芯片的字长和容量都不能满足应用系统的存储要求。扩展方法：选择芯片先进行位扩展，扩展成“组”，使得“组”的字长达到要求的字长；再用“组”进行字扩展，按照字扩展的方法将字数增加到目标数量。18全译码法扩展存储器字长和容量19全译码法地址范围芯片A19A18A17A16A15A14….A0地址范围组1

000000….0000001….10000H~7FFFH组2000010….0000011….18000H~FFFFH204.3 高速存储器4.3.1 双端口存储器双端口存储器采用并行独立操作，是一种高速存储器，最大特点是可实现存储数据共享。存储器具有两组相互独立的数据线、地址线和读写控制线电路，称为左端口和右端口。在不附加其它控制电路的情况下，各自端口可对片内任意单元进行互不干扰的读操作和写操作。21双端口存储器的结构22芯片的读写控制无冲突读写控制有冲突读写控制仲裁法地址仲裁法234.3.2多体交叉存储器多体交叉存储器由多个存储体组成，每个存储体都有自己独立的地址寄存器、数据寄存器和读写控制电路，称为“存储模块”。存储模块独立编址地并行工作，可在一个工作周期(或略长)读出多个主存字，从而提高了数据带宽。24多体交叉存储器251．高位交叉存储器存储器的地址由n位构成，高位交叉存储器将地址的高位段(假设n-m位)分别指向不同的存储体，低位地址(m位)用于选择一个存储体中的不同存储单元。261．高位交叉存储器高位交叉存储器中，相邻地址的存储单元分布在相同的存储体中，从而当访问两个相邻或相近的存储单元时，由于这两个存储单元在同一个存储体中，因此不能并行工作。高位交叉存储器一般适用于共享存储器的多机系统。272．低位交叉存储器低位交叉方式与高位交叉方式相反，它将地址的低位段分别指向不同的存储体，高位地址段用于选择一个存储体中的不同存储单元。282．低位交叉存储器低位交叉存储器中，相邻地址的存储单元分布在不同的存储体。当访问地址相邻的数据，如数组等时，可实现并行操作。该方法通常适用于单处理器的高速数据存取、Cache等。29模4交叉编址存储体地址编址序列对应二进制地址最低位M00，4，8，12，…00M11，5，9，13，…01M22，6，10，14，…10M33，7，11，15，…1130模4存储体分时工作时序对每个存储体而言，连续两次存取时间间隔仍为单个存储体的存取周期。314.3.3相联存储器相联存储器(AssociativeMemory)是一种不根据地址，而根据存储内容进行存取的存储器。数据写入按顺序进行，不需要地址。数据读出时，要求CPU给出一个关键字，用它与存储器中的所有内容或部分内容进行比较，若有内容相等，则读出此单元数据。32相联存储器组成存储体：高速半导体存储器构成。检索寄存器CR：用来存放检索字，位数与相联存储器的存储单元位数相同。屏蔽寄存器MR：用来存放屏蔽码，位数与检索寄存器位数相同。当要求按照检索字的部分内容检索时，则将MR中需要比较的对应位设置成“1”，不需要比较的位设置为“0”。这里，置“1”的字段称为关键字段。33相联存储器组成查找结果寄存器SRR：当按检索项内容检索存储体时，SRR用来存放符合检索要求的单元地址，其位数等于相联存储器的字长，每一位对应一个存储单元，位的序数即为相联存储器的单元地址。比较时，若比较结果第i个字