chapter21门电路和组合逻辑电路

第21章门电路和组合逻辑电路

电工学教研室返回目录21.1数字电路概述21.2晶体管的开关特性21.3分立元件门电路21.4TTL门电路21.5MOS门电路21.6逻辑代数21.7组合逻辑电路的分析与综合21.8加法器21.9编码器21.10译码器及显示电路21.11数据分配器及数据选择器21.1数字电路概述21.1.1电子电路中的信号模拟信号数字信号（脉冲信号）时间上连续变化的时间和幅度都是跳变的处理此类信号的电路模拟电路处理此类信号的电路数字电路特点：注重电路的输入、输出大小、相位关系特点：注重电路的输入、输出的逻辑关系返回目录21.1.2脉冲信号的波形及参数脉冲是一种跃变信号,并且持续时间短暂矩形波尖顶波返回目录实际矩形波的特征脉冲幅度信号变化的最大值0.9A0.1Atf脉冲上升沿tr0.5Atp脉冲下降沿脉冲宽度返回目录正脉冲负脉冲脉冲信号变化后的电平值比初始电平值高脉冲信号变化后的电平值比初始电平值低返回目录21.1.3脉冲信号的逻辑状态脉冲信号的状态高电平

用1表示低电平

用0表示返回目录21.2晶体管的开关特性

UiUoKUccRK开输出高电平K闭输出低电平输入信号控制开关状态可用三极管代替返回目录晶体管的三种工作状态三极管是数字电路中最基本的开关元件，通常不是工作在饱和区就是工作在截止区。放大区只是出现在三极由饱和变为截止、由截止变为饱和的过渡过程中。饱和区截止区放大区返回目录晶体管结电压的典型数据

管型

工作状态

饱和

放大

截止开始截止可靠截止硅管(NPN)锗管(PNP)返回目录例：如图所示电路中，当输入电压分别为和时，试问晶体管处于何种工作状态？返回目录解：当时，晶体管已处于深度饱和状态。晶体管临界饱和时的基极电流当时，晶体管处于放大状态晶体管可靠截止。当时，返回目录21.3分立元件门电路21.3.1门电路的基本概念门不满足条件的电信号能够通过“门”不能够通过“门”满足条件的电信号就是一种开关用电路做成这种开关称为“门电路”结论:门电路输入信号与输出信号之间存在一定的逻辑关系返回目录门电路门电路的输入和输出信号都是用电位（或叫电平）高低表示负逻辑正逻辑高电平用“1”表示低电平用“0”表示高电平用“0”表示低电平用“1”表示输入信号输出信号返回目录1。“与”门（“与”逻辑）A、B、C都满足一定条件时，事件Y

才发生。EYABCY＝A•B•C

灯Y亮的条件：A“与”B“与”C同时接通A＝1、B＝1、C＝1Y＝1A、B、C有一个为0Y＝0逻辑乘逻辑与返回目录&与门的逻辑符号ABCY返回目录2。“或”门（“或”逻辑）A、B、C

只要有一个满足条件时,事件Y

就发生.AEYBC

灯Y亮的条件：A“或”B“或”C只要有一个接通A＝1“或”B＝1“或”C＝1Y＝1A、B、C都为0Y＝0Y=A+B+C逻辑加逻辑或返回目录ABCY或门的逻辑符号返回目录3。“非”门（“非”逻辑）A满足条件时，事件Y不发生A不满足条件时，事件Y发生AEYR灯Y亮的条件：A

不接通A＝0Y＝1A＝1Y＝0灯Y不亮的条件：A

接通逻辑非返回目录AY非门的逻辑符号1返回目录21.3.2二极管“与”门电路YDADBAB+U+12VCDC

0000.30030.30300.30330.33000.33030.33300.33333输入端输出端二极管返回目录“与”逻辑状态表（真值表）

A

B

C

Y000000100

10001

101000101011001111Y＝A•B•C0表示低电平1表示高电平返回目录21.3.3二极管“或”门电路YDADBAB-12VDCCR

00000033.30303.30333.33003.33033.33303.33333.3输入端输出端返回目录“或”逻辑状态表（真值表）

A

BC

Y000000110

10101

111001101111011111Y=A+B+C返回目录21.3.4晶体管“非”门电路RKAY+UCCRBRC-UBB工作状态:饱和

截止

uA

uY

3V

0.3

0V

3.3

加负电源为了可靠截止

A

Y0110“非”逻辑状态表（真值表）返回目录基本门电路“非”门电路“或”门电路“与”门电路不同组合组合电路DY+12V+3VDADBAB+12VDCCRKRBRRC与门非门与非门返回目录“与非”逻辑状态表（真值表）

A

B

C

Y000100110

10101

111001101111011110全“1”出“0”,有“0”出“1”返回目录思考题：用二极管“或”门和晶体管“非”门联接成“或非”门电路，并列出它的逻辑状态表。返回目录21.4TTL门电路TTL是一种集成门电路21.4.1TTL“与非”门电路+5VYR4R2R13kT2R5R3T3T4T1T5ABC7503k360100返回目录1.输入端不全为“1”的情况YR4R2R13kT2R5R3T3T4T1T5AB7503k360100C0.3V1V电位接近电源电压使T3，T4导通输出端电位截止负载拉电流该电压不足以使T2、T5导通2.输入端全为“1”的情况YR4R2R13kT2R5R3T3T4T1T5ABC7503k360100全接高电平“3V”导通钳位在2.1V约1V都截止负载门灌电流输出端电位3V3V3V两种实际的TTL”与非“门芯片CT74LS20(4输入2门)CT74LS00(2输入4门)返回目录TTL“与非”门的特性及技术参数

1.TTL“与非”门的电压传输特性返回目录2.输出高电平电压UOH和输出低电平电压UOL输出高电平电压UOH对应于AB段输出电压输出低电平电压UOL对应于DE段输出电压通用TTL“与非”门典型值返回目录3.噪声容限电压

低电平噪声容限电压

UNL在保证输出的高电平电压不低于额定值90％的条件下所容许叠加在输入低电平上的最大噪声（或干扰）电压。是在保证条件下所容许的最大输入低电平电压返回目录3.噪声容限电压

高电平噪声容限电压

UNH在保证输出的低电平电压的条件下所容许叠加在输入高电平（极性和输入信号相反）的最大噪声（干扰）电压在上述保证条件下所容的最小输入高电平电压返回目录例如：设TTL“与非”门的数据为则：返回目录5。扇出系数NO指一个“与非”门能带同类门的最大数目，表示带负载能力对TTL“与非”门如何计算NO返回目录前后级之间的电流关系&前级&后级前级输出高电平前级流出电流

IOH（拉电流）输入高电平电流IiH返回目录前后级之间的电流关系&前级&后级前级输出低电平流入前级电流

IOL（灌电流）输入低电平电流

IiL返回目录关于电流的技术参数返回目录前级输出为高电平时IOHIiH1IiH3IiH2IiHN输出高电平时，流出前级的电流（拉电流）：前级输出高电平返回目录前级输出为低电平时IOLIiL1IiL3IiL2IiLN输出低电平时，流入前级的电流（灌电流）：前级输出低电平返回目录6.平均传输延迟时间tuiotuoo50%50%tpd1tpd2平均传输延迟时间注意：此值愈小愈好上升延迟时间下降延迟时间返回目录21.4.2三态输出“与非”门电路YR4R2R1T2R5R3T3T4T1T5AB＋UCCDE输入端使能端输出端图形符号&ABYE返回目录R4R2R1T2R5R3T3T4T1T5DABE＝1Y＋UCC截止决定于A、B的状态，实现“与非”逻辑关系工作原理返回目录R4R2R1T2R5R3T3T4T1T5DABE＝0Y＋UCC1V截止1V截止输出端处于高阻状态，相当于开路状态工作原理高电平时高阻状态返回目录E1E2E3总线（母线）０１０三态门主要作为TTL电路与总线间的接口电路用途：此时接受G2的输出。G1、G3呈高阻状态返回目录

控制端E

输入端

输出端Y

A

B10011010111100

X

X高阻三态输出“与非”门的逻辑状态表返回目录+5VYR4R2R13kT2R5R3T3T4T1T5ABC7503k100+5VYR2R13kT2R3T1T5ABC750RLU21.4.3集电极开路“与非”门电路(OC门)返回目录&OC门电路的符号注意与普通与非门的区别返回目录&&&Y1Y2Y3YOC门可以实现“线与”功能Y=Y1Y2Y3UCCRL“线与”输出端直接相连返回目录21.5MOS门电路21.5.1NMOS门电路1.NMOS“非”门电路AYUDDT1T2驱动管负载管AYUDD等效电路返回目录AYUDDT1T2BT32.NMOS“与非”门电路两个驱动管串联A、B一个或全接低电平时，驱动管截止输出端输出高电平A、B接高电平时，T1与T2导通输出端输出低电平返回目录3.NMOS“或非”门电路YUDDT1T2ABT3两个驱动管并联A、B接低电平时，T1与T2截止输出端输出高电平A、B一个或全接高电平时，相应驱动管导通输出端输出低电平返回目录21.5.2CMOS门电路1。CMOS“非”门电路＋UDDST2DT1AYSDN沟道P沟道互补对称结构CMOS电路返回目录工作原理A＝0＋UDDST2DT1YSD截止导通输出Y＝1返回目录工作原理A＝1＋UDDST2DT1YSD导通截止输出Y＝0返回目录2.CMOS“与非”门电路＋UDDT3T2AYT1BT4N沟道增强型管两管串联驱动管P沟道增强型管两管并联负载管返回目录A＝1＋UDDT3T2YT1T4B＝1导通电阻很低截止电阻很高＝12.CMOS“与非”门电路返回目录A＝0＋UDDT3T2YT1T4B＝1截止电阻很高导通电阻很低＝02.CMOS“与非”门电路返回目录3.CMOS“或非”门电路＋UDDT3T2AT1T4BN

沟道增强型管两管并联驱动管P

沟道增强型管两管串联负载管返回目录＋UDDT3T2T1T4A＝0B＝0截止导通Y＝13.CMOS“或非”门电路返回目录＋UDDT3T2T1T4A＝0B＝1截止导通Y＝03.CMOS“或非”门电路返回目录4.CMOS

传输门电路UDDT1T2uIuOSSDD控制极控制极＝1＝0传输门导通uO＝uI返回目录4.CMOS

传输门电路UDDT1T2uIuOSSDD控制极控制极＝0＝1传输门不导通uO＝uI关系不存在返回目录uIuOTG1与“非”门组成的开关电路uIuOTGCMOS

传输门电路图形符号返回目录2.5.３CMOS电路的优点１、静态功耗小（只有0。01mW)。２、允许电源电压范围宽（318V）。3、扇出系数大，抗噪容限大。CMOS电路的缺点2、集成度较低１、制造工艺复杂。返回目录21.6逻辑代数21.6.1逻辑代数运算法则在逻辑代数中，用“1”、“0”表示两种状态普通代数表示数量关系逻辑代数表示逻辑关系逻辑代数中基本运算逻辑乘（“与”运算）

逻辑加（“或”运算）

求反（“非”运算）

返回目录0•0=0•1=1•0=01•1=10+0=00+1=1+0=1+1=1由三种基本的逻辑运算关系得以下运算结论返回目录1.基本运算法则1.

A•0=0•A=02.

A•1=1•A=A0A

3.

A•A=A1A

A

A

4.A

A

5.A+0=A

0A

返回目录1A

7.

A+A=A6.A+1=18.A

A

A

9.返回目录普通代数能否写成这种形式？交换律结合律分配律10.A+B=B+A11.A•B=B•A13.A+B+C=A+(B+C)=(A+B)+C12.ABC=(AB)C=A(BC)14.A(B+C)=AB+AC15.A+BC=(A+B)(A+C)2.运算规律返回目录16.A（A+B）=A证明：A（A+B）=AA＋AB＝A＋AB＝A（1＋B）＝A吸收律17.18.19.证明：20.21.返回目录吸收律（摩根定律）21.22.证明：23.返回目录21.6.2逻辑函数逻辑函数Y＝（A、B、C········）A、B、C

是输入变量，Y是输出变量。字母上无反号的叫原变量，有反号的叫反变量。任何一件具体事物的因果关系都可以用一个逻辑函数描述逻辑函数常用等方法描述逻辑状态表逻辑式逻辑图卡诺图返回目录举重裁判电路BC

A

Y主裁判控制按钮副裁判控制按钮只有当主裁判按下按钮A，同时至少有一名副裁判按下按钮B或C时，指示灯Y才会亮。指示灯Y的状态是按钮A、B、C状态的函数A＝1、B＝1、C＝1表示三个按钮按下的状态，A＝0、B＝0、C＝0表示三个按钮没有按下的状态，Y＝1指示灯亮，Y＝0表示指示灯不亮。Y＝（A、B、C）返回目录21.6.2逻辑函数的表示方法一、逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系举重裁判电路的逻辑状态表

输入输出

Y

ABC

00000101001110010111011100000111二、逻辑函数式用“与”、“或”、“非”

等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。BC

A

Y举重裁判电路的逻辑函数式Y＝A（B+C）返回目录三、逻辑图用“与”、“或”、“非”

等相应的逻辑符号表示函数关系Y＝A（B+C）或门，实现Y1＝B+C&ABCYY1与门，实现Y＝Y1

•A返回目录四、卡诺图在n变量逻辑函数中，若m为包含

n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，称m为该组变量的最小项。例如：A、B、C三变量的最小项有共8个最小项（23个）n个变量共有个最小项最小项返回目录

若两个最小项只有一个变量以原、反区别，称它们逻辑相邻。如只有C变量以原、反区别，具有相邻性逻辑相邻的项可以合并，消去一个因子。最小项有如下重要性质：1.在输入变量的任何取值下,必有一个最小项,而且仅有一个最小项的值为12.任意两个最小项的乘积为03.全体最小项之和为14.具有相邻性的两个最小项之和可以合并成一项并消去一个因子返回目录卡诺图卡诺图卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的左方和上方。是与变量的最小项对应的按一定规则排列的方格图，每一个小方格填入一个最小.项。返回目录单元编号0010填入ABCD＝0100函数值四变量卡诺图只有一项不同返回目录

输入输出

Y

ABC

00000101001110010111011100000111

举重裁判电路卡诺图返回目录用卡诺图表示逻辑函数逻辑函数最小项之和对应位置写1其余写0写成在卡诺图上结论：任何一个逻辑函数都等于它的卡诺图中填1的那些最小项之和。返回目录例：用卡诺图表示逻辑函数解：首先把Y化成最小项之和的形式返回目录1111010010010010画出四变量的卡诺图，在对应于函数式中各最小的位置上填入1，其余位置上填入0，就得到如下Y的卡诺图返回目录21.6.3逻辑函数的化简1.应用逻辑代数运算法则化简(1)并项法应用和例：试用并项法下列逻辑函数：返回目录解：返回目录(2)配项法应用将与某乘积项相乘，后展开，合并化简如：返回目录（3）吸收法利用可将AB项消去。如：返回目录（4）消项法利用将BC项消去如：返回目录（5）消因子法利用将中的因子消去。如：返回目录（6）加项法利用加入相同项后，合并化简。如：返回目录2.应用卡诺图化简用卡诺图化简的思想就是利用基本定律把互反的变量消去,使两个乘积项合并为一个乘积项。利用卡诺图化简的规则：①

将取值为“1”的相邻小方格圈成矩形，相邻小方格包括最上行与最下行及最左列与最右列同列或同行两端的两个小方格。③

圈的个数应最少，圈内小方格个数应尽可能多。②

所圈取值为“1”的相邻小方格的个数应为2n

个④

每圈一个新的圈时，必须包含至少一个从未圈过的最小项。⑤

每一个取值为“1”的小方格可被圈多次。⑥

相邻的两项可合并为一项，并消去一个因子；⑦

化简后的逻辑式是各化简项的逻辑和。返回目录例：用卡诺图化简逻辑函数画出四变量的卡诺图把函数Ｙ所具有的最小项为１的填入相应的小方格中将函数式中没有出现最小项的位置填０圈取值为1的小方格,个数为２n,小方格尽可能地多取。消去取值不同的变量将得到的三个最小项相加，得不能采用的圈小方格的方法：ABCD0001111000011110返回目录例：化简Y(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD00011110000111101111111111111000A返回目录思考题：试用卡诺图表示式从图上能否看出这已是最简式？返回目录21.7组合逻辑电路的分析及综合21.7.1组合逻辑电路的分析组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。分析组合逻辑电路的步骤：逻辑图逻辑式运用逻辑代数化简真值表分析功能返回目录例：分析下面的逻辑图&&&&BAYY2Y1XG1G2G3G4返回目录

输入输出

Y

ABC

00000101001110010111011100000111

逻辑状态表逻辑功能：当输入端A和B不是同为1或0时，输出为1；否则，输出为0。异或门21.7.2组合逻辑电路的综合

组合电路的综合（或称为设计）的工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。综合组合电路的步骤：逻辑要求逻辑状态表逻辑式运用逻辑代数化简逻辑图返回目录例：旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。设A、B、C分别代表特快、直快、普快开车信号分别为YA、YB、YC返回目录解：由题中给出的逻辑要求，列逻辑状态表0100000000110000

YC00001111010101010011001100001111

YB

YA

C

B

A返回目录对已写出的函数式化简&&&&返回目录例：有三个输入变量A、B、C，当输入端有偶数个1时，给出一个指示信号，试用与非门实现。解：根据要求写出逻辑状态表

A

B

C

Y00001111001100110101010100010110返回目录规定：输入有偶数个1时，输出用高电平表示题中要求用与非门实现将上式进行变换成与非式根据直值表，可写出如下的函数式返回目录根据上面的逻辑函数式，画出逻辑图。&&&&&&&返回目录21.8加法器21.8.1数制1.二进制二进制数可用表示；N进制数可用表示；第位系数基数权十进制数可用表示；如：2.八进制3.十六进制

十六进制记数码：1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)H=4162+14161+6160=(1254)D返回目录二进制与十进制间的转换二进制十进制十进制二进制如何来确定返回目录余余余余余确定的方法返回目录请思考：二进制八进制十六进制二进制如何转换？返回目录21.8.2半加器“半加”就是求本位和，不考虑低位进来的进位数。

半加和进位返回目录半加器逻辑状态表

A

B

C

S0011010100010110逻辑式半加器符号&＝1逻辑图返回目录21.8.3全加器在多位数相加时，两个待加数和还要考虑来自低位的进位数，由此得出本位和数（全加和数）和进位数0110100100010111010101010011001100001111

全加器逻辑状态表半加和：所以：根据逻辑状态表，写出逻辑函数式返回目录逻辑图1逻辑符号返回目录思考题：试说明各式的含义返回目录21.9编码器编码：用数字或某种文字和符号来表示某一对象或信号的过程。1.二进制编码器二进制编码器是将某种信号编成二进制代码的电路例：将八个输入信号编成对应的二进制代码输出。返回目录①确定二进制代码的位数因为输入有八个信号，所以输出的是三位二进制代码②列编码表编码表

是把待编码的八个信号和的二进制代码列成的表格编码表见下页返回目录三位二进制编码表输入输出

Y2

Y1

Y0

I0

I1

I2

I3

I4

I5

I6

I7000001010011100101110111返回目录3.由编码表写出逻辑式返回目录4.由逻辑式画出逻辑图1111111&&&返回目录21.9.2二－十进制编码器二－十进制编码器是将十进制的十个数码0、1、2、3、4、5、6、7、8、9编成二进制制代码的电路，这种代码又称为BCD码。１.确定二进制代码的位数输入有十个数码，输出应是四位二进制代码。输入：I0I9输出：Y4

Y12.列编码表返回目录输入

Y3

Y2

Y1

Y0

I0

0

0

0

0

I1

0

0

0

1

I2

0

0

1

0

I3

0

0

1

1

I4

0

1

0

0

I5

0

1

0

1

I6

0

1

1

0

I7

0

1

1

1

I8

1

0

0

0

I9

1

0

0

1

8421码编码表返回目录3.由编码表写出逻辑式返回目录4.画逻辑图返回目录21.9.3优先编码器优先编码器是考虑输入信号的优先级别的编码器常用的优先编码器为CT74LS147,其编码表如下:11110110011110001001101010111100110111101111111110xxxxxxxx10xxxxxxx110x

xxxxx1110xxxxx

11110xxxx111110xxx1111110xx11111110x11111111021.10译码器和数字显示21.10.1二进制译码器译码是将二进制代码按其编码时的愿意译成对应的信号或十进制数码。如：三位二进制代码八个对应信号（1）列出译码器的状态表输出是一组高、低电平信号。二进制译码器输入是一组二进制代码，返回目录01111111101111111101111111101111111101111111101111111101