门电路知识介绍演示文稿

门电路知识介绍演示文稿第一页，共七十九页。优选门电路知识介绍第二页，共七十九页。获得高低电平的基本原理S断开：v0为高电平S接通：v0为低电平开关为二极管或三极管

通过输入信号vi，控制二极管或三极管工作在截止和导通两个状态，就可以达到开关S的作用。第三页，共七十九页。正逻辑和负逻辑正逻辑：高电平—1；低电平—0负逻辑：高电平—0；低电平—1高低电平都有一个允许的范围第四页，共七十九页。2.2半导体二极管和三极管的开关特性二极管：具有单向导电性。相当于一个受外加电压极性控制的开关。假定：VIH=VCC,VIL=0D为理想二极管（正向导通，电阻为0；反向电阻为无穷大）当vI=VIH时：D截止，vo=VoH=VCC当vI=VIL时：D导通，vo=VoL=0第五页，共七十九页。结论

所以：可以用vI的高低电平，控制二极管的开关状态，并在输出端得到相应的高低电平输出信号。动态及tre

动态情况下（加到二极管两端的电压突然反向时〕：电流的变化过程反向恢复时间tre：(峰值～10％峰值时间)tre数值很小，几纳秒量级。第六页，共七十九页。三极管的输出特性及基本开关电路三极管输出特性曲线双极性三极管的基本开关电路：第七页，共七十九页。uAtR1R2AF+uccuFt+ucc0.3V三极管的开关特性：饱和区：发射结正偏，集电结正偏。即：UCEUBE

，

IB>IC，UCE0.3V——C、E间相当于开关闭合。截止区：

UBE<死区电压，IB=0，IC=ICEO

0——C、E间相当于开关断开。第八页，共七十九页。三极管的开关特性只要合理选择电路参数，当vI为低电平时，三极管工作在截止状态，输出为高电平；当vI为高电平时，且iB>IBS时，三极管工作在深度饱和状态，输出为低电平。三极管：vO=vCE=VCC-iC·RC=VCC-β·ib·RC深度饱和时，三极管的基极饱和电流为：IBS=(VCC-VCE(Sat))/(β·RC)第九页，共七十九页。MOS管开关特性Metal-Oxidesemiconductor-field-Effect-TransistorN沟道，P沟道增强型，耗尽型是电压控制型器件第十页，共七十九页。uItuOt+VDD0VMOS管的开关特性：可变电阻区：UGS>Uth，

UDS0V——D、S间相当于开关闭合。夹断区：

UGS<Uth，ID=0

——D、S间相当于开关断开。第十一页，共七十九页。§2—3最简单的与、或、非门电路2-3-1二极管与门2.工作原理DaDbUYUaUb0003v3v03v3v3.真值表（状态表）4.输出函数式Y=A•B5.逻辑符号&YAB0O011011Y0001导通导通导通导通导通导通截止截止0.7V0.7V0.7V3.7vAB1.电路组成（以二输入为例）+VCCRABYDaDb设：VCC=5V，UIH=3v,UIL=0v二极管正向压降0.7V。第十二页，共七十九页。二极管与门的特点缺点：①输出的高低电平数值与输入的高低电平数值不相等，相差VDF。多极时，发生高低电平的偏移。②当输出端对地接上负载电阻时，负载电阻的改变有时会影响输出的高电平。仅用作集成电路内部的逻辑单元。第十三页，共七十九页。1。电路组成(以二输入为例)

2。工作原理UaUb0003v3v03v3v3。真值表AB00011011Y01114.输出函数式Y=A+B5。逻辑符号截止截止截止截止导通导通导通导通DaDbUY2.3v2.3v2.3vYAB≥102-3-2

二极管或门第十四页，共七十九页。-VEEVcc3.

真值表A01Y104.输出函数式

Y=A

5.逻辑符号1AY2.工作原理注：为了保证在输入低电平时三极管可靠截止，常将电路接成上图形式。由于接入了负电源VEE，即使输入低电平信号稍大于零，也能使三极管的基极为负电位，使三极管可靠截止，输出为高电平。1。电原理图Ua03vT截止饱和UY02-3-3.

三极管非门第十五页，共七十九页。①当uA＝0V时，由于uGS＝uA＝0V，小于开启电压UT，所以MOS管截止。输出电压为uY＝VDD＝10V。②当uA＝10V时，由于uGS＝uA＝10V，大于开启电压UT，所以MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为uY≈0V。第十六页，共七十九页。与非门第十七页，共七十九页。2-3-4.

其它门电路一、其它门电路

其它门电路有与非门、或非门、同或门、异或门等等。（略）二、门电路的“封锁”和“打开”问题&ABCY当C=1时，Y=AB.1=AB与门打开，与功能成立。当C=0时，Y=AB.0=0与门封锁，与门不能工作。≥ABCY当C=1时，Y=A+B+1=1或门封锁，或门不能工作。当C=0时，Y=A+B+0=A+B或门打开，或功能成立。能“打开”或者“封锁”门电路的信号叫“控制信号”。控制信号的输入端叫“控制端”，或“使能端”。与门、与非门可用“0”封锁，用“1”打开；或门、或非门可用“1”封锁，用“0”打开；第十八页，共七十九页。2.4TTL门电路

集成电路，IC:IntegratedCircuit小规模集成电路SSI:SmallScaleIntegration中规模集成电路MSI:MediumScaleIntegration大规模集成电路LSI:LargeScaleIntegration超大规模集成电路VLSI:VeryLargeScaleIntegration

根据制造工艺不同，分为：双极性、单极性第十九页，共七十九页。一类为双极型晶体管集成电路，它主要有晶体管—晶体管逻辑(TTL-TransistorTransistorLogic)、射极耦合逻辑(ECL-EmitterCoupledLogic)和集成注入逻辑(I2L-IntegratedInjectionLogic)等几种类型。另一类为MOS(MetalOxideSemiconductor)集成电路，其有源器件采用金属—氧化物—半导体场效应管，它又可分为NMOS、PMOS和CMOS等几种类型。第二十页，共七十九页。

目前数字系统中普遍使用TTL和CMOS集成电路。TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低；MOS集成电路集成度高、功耗低。超大规模集成电路基本上都是MOS集成电路，其缺点是工作速度略低。目前已生产了BiCMOS器件，它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势，缺点是制造工艺复杂。第二十一页，共七十九页。2.4.1TTL反相器的电路结构和工作原理

一、电路结构设：电源电压VCC=5V,输入信号VIH=3.4V,VIL=0.2VPN结开启电压VOH为0.7V图2.4.1TTL反相器的典型电路第二十二页，共七十九页。输入为低电平（0.2V）时“0”不足以让T2、T5导通三个PN结导通需2.1V0.9V第二十三页，共七十九页。输入低电平（0.3V）“0”1Vuouo=5-uR2-ube4-uD23.4V高电平！第二十四页，共七十九页。输入为高电平（3.4V）时全导通电位被钳在2.1V反偏1V截止第二十五页，共七十九页。思考：二极管D1、D2的作用？D1：抑制输入端可能出现的负极性干扰脉冲；又防止输入电压为负时T1的发射极电流过大，起到保护作用。D2：为了保证T5饱和导通时T4可靠地截止。第二十六页，共七十九页。二、电压传输特性TTL非门的特性和技术参数测试电路第二十七页，共七十九页。u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值UTH=1.4V理想的传输特性输出高电平输出低电平第二十八页，共七十九页。1、输出高电平UOH、输出低电平UOL

UOH2.4VUOL

0.4V便认为合格。

典型值UOH=3.4VUOL

0.3V。2、阈值电压UTui<UT时，认为ui是低电平。ui>UT时，认为ui是高电平。UT=1.4V第二十九页，共七十九页。三、输入端噪声容限

由电压传输特性：当输入信号偏离正常的低电平(0.2V)而升高时，输出的高电平并不立刻改变；同样，当输入信号偏离正常的高电平(3.4V)而降低时，输出的低电平也不会马上改变。

∴允许输入的高、低电平信号各有一个波动的范围。在保证输出高、低电平基本不变（变化的大小不超过允许限度）的条件下，输入电平的允许波动范围称为噪声容限。第三十页，共七十九页。噪声容限定义的示意图VOH(min):输出高电平的下限VOL(max):输出低电平的上限VIL(max):输入低电平的上限VIH(min):输入高电平的下限输入为高电平的噪声容限为：VNH=VOH(min)-VIH(min)

抗反向干扰输入为低电平的噪声容限为：VNL=VIL(max)-VOL(max)

抗正向干扰图2.4.3输入端噪声容限示意图第三十一页，共七十九页。2.4.2TTL反相器的静态输入特性和输出特性正确地处理门电路和门电路、门电路和其它电路之间的连接问题一、输入特性输入信号为高、低电平时，输入端的等效电路：图2.4.4TTL反相器的输入端等效电路第三十二页，共七十九页。输入特性曲线当VCC=5V,vI=VIL=0.2V时：输入低电平电流：IIL=-(VCC-vBE1-VIL)/R1=-1mA当vI=VIH=3.4V时，T1管vBC>0,vBE<0,倒置状态，β极小(<0.01)故：高电平输入电流IIH很小，IIH<40μA输入特性曲线：图2.4.5TTL反相器的输入特性第三十三页，共七十九页。二、输出特性1、高电平输出特性

vO=VOH时，T4,D2导通，T5截止，输出端的等效电路为：图中：T4工作在射极输出状态，电路的输出电阻很小，在负载电流较小的范围内，负载电流的变化对VOH的影响很小。随着负载电流iL绝对值的增加，R4上压降增大，T4的b-c结正向偏置，T4进入饱和状态。此时T4失去跟随功能，VOH随iL的增加而线性地下降。图2.4.6TTL反相器高电平输出等效电路第三十四页，共七十九页。高电平输出特性曲线图中：|iL|<5mA时，VOH变化很小。受功耗限制：|iL|

<<5mA74系列：

|iL|<0.4mA图2.4.7TTL反相器高电平输出特性第三十五页，共七十九页。2.低电平输出特性T5饱和导通，T4截止，输出等效电路如下：∵T5饱和导通时，c-e间的内阻很小(<10欧)∴负载电流iL增加时，输出的低电平VOL仅稍有升高图2.4.8TTL反相器低电平输出等效电路图2.4.9TTL反相器低电平输出特性第三十六页，共七十九页。门电路的扇出系数[例2.4.1]计算门G1最多可以驱动多少个同样的门电路负载？P67.门电路的扇出系数:门电路输出驱动同类负载门的个数第三十七页，共七十九页。三、输入端负载特性

使用门电路时，有时需要在输入端与地之间，或者输入端与信号的低电平之间，接入电阻Rp

由图：vI=Rp(Vcc-vBE1)/(R1+Rp)图2.4.11TTL反相器输入端经电阻接地时的等效电路第三十八页，共七十九页。输入端负载特性在Rp<<R1时，vI与Rp成正比；当vI上升到1.4V以后，T2和T5发射结同时导通，将vB1钳在2.1V。∴既使Rp再增大，vI也不会再升高了。图2.4.12TTL反相器输入端负载特性第三十九页，共七十九页。例：判断如图TTL电路输出为何状态？&10KΩ&10Ω≥110ΩY0=0Y1=1Y2=0Y0Y1Y2第四十页，共七十九页。例：判断如图TTL电路输出为何状态？

Y1=0Y2=0&10KΩY1VCCY2≥1VCC10KΩ第四十一页，共七十九页。1、TTL门输入端悬空的相当于接高电平。2、为了防止干扰，可将与门多余的输入端接高电平，将或门多余的输入端接低电平。说明第四十二页，共七十九页。2.4.3TTL反相器的动态特性传输延迟时间：输出电压波形滞后于输入电压波形的时间。第四十三页，共七十九页。2.4.4其它类型的TTL门电路1、其它逻辑功能的门电路

在门电路的定型产品中除了反相器，还有与门、或门、与非门、或非门、与或非门和异或门。

他们的输入端、输出端、的电路结构形式与反相器基本相同，所以他们的输入、输出特性基本一致。第四十四页，共七十九页。图2.4.20TTL与非门电路第四十五页，共七十九页。图2.4.21多发射极三极管

（a）结构示意图（b）符号及等效电路第四十六页，共七十九页。图2.4.22TTL或非门电路第四十七页，共七十九页。图2.4.23TTL与或非门第四十八页，共七十九页。图2.4.24TTL异或门第四十九页，共七十九页。2.集电极开路的门电路P78推拉式输出电路结构具有输出电阻很低的优点；但不能将其输出端并联使用。因为：（1）当一个输出为高，另一个输出为低时，有很大的负载电流同时流过这两个门的输出级。图2.4.25推拉式输出级并联的情况第五十页，共七十九页。

（2）电源通常为＋5伏，输出的高电平为固定的，不能满足对不同输出高低电平的需要

（3）推拉式结构不能满足驱动较大电流、较高电压的负载的要求。第五十一页，共七十九页。集电极开路的门电路OpenCollectorGate:OC门电路结构和图形号：工作时，需外接负载电阻和电源。图2.4.26集电极开路与非门的电路和图形符号第五十二页，共七十九页。两个OC与非门输出并联P79图2.4.27OC门输出并联的接法及逻辑图第五十三页，共七十九页。FRLVC相当于“与门”逻辑等效符号OC门可以实现“线与”功能第五十四页，共七十九页。

OC门需外接电阻，所以电源VC可以选5V～30V。OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接。TTL电路驱动CMOS电路图

CMOS电路的VDD=5V～18V，特别是VDD>VCC时，必须选用集电极开路（OC门）TTL电路。

CMOS电源电压VDD=5V时，一般的TTL门可以直接驱动CMOS门。OC门可以实现电平转换功能第五十五页，共七十九页。3.三态输出门电路(TS门)图2.4.31三态输出门的电路图和图形符号

（a）控制端高电平有效（b）控制端低电平有效第五十六页，共七十九页。功能表低电平起作用&ABFEN

TSL门输出具有高、低电平状态外，还有第三种输出状态—高阻状态，又称禁止态或失效态。输出F端处于高阻状态记为当E=1时，E使能端当E=0时，电路执行正常与非功能F=AB。第五十七页，共七十九页。总线结构1、在同一条导线上，分时传递若干个门电路的输出信号。图2.4.32用三态输出门接成总线结构第五十八页，共七十九页。总线驱动器2、三态门经常做成单输入、单输出。输入输出有同相反相两种接法。3、利用三态门实现数据的双向传送。图2.4.33用三态输出门实现数据的双向传输第五十九页，共七十九页。TTL电路的改进系列p83目的：提高工作速度，降低功耗。74系列、74H、74S、74LS、74AS、74ALS第六十页，共七十九页。54系列与74系列具有完全相同的电路结构和电气性能参数。不同之处：54系列的工作温度范围更宽，电源允许的工作范围更大。74系列：0～70℃5V±5%54系列：－55～＋125℃5V±10%

不同系列的TTL器件中，只要器件型号的后几位数码一样，则其逻辑功能、外形尺寸、引脚排列就完全相同。第六十一页，共七十九页。§2.6MOS门电路2.6.1MOS反相器0UDSIDui=“1”ui=“0”uo=“0”uo=“1”第六十二页，共七十九页。

CMOS反相器工作原理Complementary-SymmeteryMetal-Oxide-SemiconductorNMOS管PMOS管CMOS电路第六十三页，共七十九页。PMOSNMOS

衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位。柵极相连作输入端漏极相连作输出端工作原理：1.输入为低电平VIL=0V时，VGS1＜VT1T1管截止；|VGS2|＞VT2

电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDD。T2导通。2.输入为高电平VIH=VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。实现逻辑“非”功能一、CMOS反相器工作原理第六十四页，共七十九页。CMOS门的VT=0.5VDD，TTL门的VT一般在1.0～1.4V。CMOS门输出：高电平为VOH=VDD，低电平为VOL=0V。TTL门输出：高电平为VOH=3.6V，低电平为VOL=0.3V。二、CMOS门电路和TTL门电路比较对CC4000系列门电路，通常输入高电平的值不能低于0.7VDD，即VIH(min)0.7VDD输入低电平的值不能大于0.3VDD，即VIL(max)0.3VDDCMOS传输特性矩型性比TTL好，且随VDD按比例变化。第六十五页，共七十九页。三、CMOS门电路输入端保护电路输入保护电压VDD+

VDF二极管反向击穿电压30V第六十六页，共七十九页。2.5.3其它类型的CMOS门TP2TP1TN2TN1uoui1ui2UDD一、CMOS与非门第六十七页，共七十九页。TP2TP1TN2TN1uoui1ui2UDD任一输入端为低，设ui1=0ui1=0uO=1断开导通第六十八页，共七十九页。TP2TP1TN2TN1uoui1ui2UDD输入全为高电平uO=0ui1=1ui2=1导通断开第六十九页，共七十九页。TN2TN1TP1TP2ui1ui2UDD二、CMOS或非门第七十页，共七十九页。TN2TN1TP1TP2ui1ui2UDD任一输入端为高，设ui1=1ui1=1uO=0导通断开第七十一页，共七十九页。TN2TN1TP1TP2ui1ui2UDD输入端全为低uO=1ui1=0ui2=0导通断开第七十二页，共七十九页。例：判断如图CMOS电路输出为何状态？Y0=1Y1=1Y2=0&10KΩY1VCCY2≥1VCC10KΩ&Y010KΩ第七十三页，共七十九页。三、CMOS传输门CMOS传输门TG由TN和TP管构成，C=1（或C’=0）时传输门接通，VO=VI。C=