微机原理与接口技术

第五章：半导体存储器内容提要：

1存储器的分类、性能指标，存储器系统的多层结构；存储器芯片的结构

2存储器的扩充方法

3存储器与微处理器CPU的连接学习目标：

1．了解存储器的分类、性能指标，存储器系统的多层结构；

2．了解存储器芯片RAM、EPROM的基本结构、地址形成方法；

3．重点掌握8086CPU与存储器的连接技术；

4．了解EPROM编程技术；重点与难点：

8086CPU与存储器的连接技术15.1概述计算机的基本构成：

存储器是构成计算机的三大硬件之一存储器I/O接口输入设备I/O接口输出设备控制总线CB数据总线DBCPU地址总线AB1、CPU（包括主板、总线）；2、存储器（内、外存）；3、输入、输出设备。25.1.1

存储器的分类

4、纸带：成本极低。2、外存储器（辅助存储器）：

用来存放一些微处理器暂不处理的程序和数据的存储器。不可以被CPU或外设直接访问，由磁芯及光电存储器等构成。一、按存储介质材料分类：1、磁芯存储器（磁膜、磁泡和其它磁表面存储器）;

2、半导体存储器;3、光电存储器（光盘存储器等）；二、按用途分类：1、内存储器（主存）：用来存放正在运行的程序和数据的存储器；可以被CPU或外设直接访问，由半导体存储器构成。3半导体存储器的分类静态RAM动态RAMMOS型双极型不可编程掩膜ROM可编程ROM可擦除、可再编程ROM紫外线擦除的EPROM电擦除的E2PROM随机读写存储器RAM只读存储器ROM半导体存储器45.1.2

半导体存储器的主要技术指标其中：

1KB＝210B＝1024B；1MB＝220B＝1024KB；

1GB＝230B＝1024MB；1TB＝240B＝1024GB。二、存取时间：

1、维持功耗2、操作功耗一、存储容量：存储容量是指系统所能存储的二进制位数。1、用字数×位数表示，以位为单位。如：1024×4bit2、常用KB、MB、GB和TB为单位表示存储容量的大小。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。单位：nS～μS三、功耗:存储器被加上的电压与流入的电流之积是存储器的功耗55.1.3存储器芯片的结构一、

半导体存储器芯片的基本结构地址译码器存储矩阵控制逻辑三态数据缓冲器W/RCS半导体存储器组成框图

4、输入、输出缓冲电路

存储芯片的基本组成（由四部分组成）

1、存储矩阵：由存储元构成2、行、列地址译码器：对外部地址线上的地址进行译码

3、片选及读写控制逻辑电路A0A1An…………D0D1DN6一、IDT6116SRAM芯片1、内部结构及引脚图5.2.半导体存储器芯片举例7（3）存储时间：15～45nS3、工作方式：高阻××1未选中数据输入010写数据输出100读I/O0~I/O7WEOECS工作方式2、主要技术指标：（1）容量：2048×8bit（2）功耗：操作时ICC为80～150mA；维持时ICC为2mA8二、Intel2716EPROM芯片（只读存储器2048×8bit）1、2716的内部结构和外部引脚Intel2716的引脚、逻辑符号

(a)引脚(b)逻辑符号9Intel2716的内部结构102、2716的工作方式：

引脚方式PD/PGM数据总线状态读出00+5输出未选中×1+5高阻待机1×+5高阻编程输入宽52ms的正脉冲1+25输入校验编程内容00+25输出禁止编程01+25高阻

VPP/V11常用的EPROM芯片型号容量结构最大读出时间/ns制造工艺需用电源/V管脚数27081K×8bit350~450NMOS5，+122427162K×8bit300~450NMOS+5242732A4K×8bit200~450NMOS+52427648K×8bit200~450NMOS+5282712816K×8bit250~450NMOS+5282725632K×8bit200~450NMOS+5282751264K×8bit250~450NMOS+528125.3.1存储器的扩展方法由于存储芯片的容量有限，要构成一定容量的存储器，就要用多片

存储芯片进行组合扩充，一满足对存储器容量的要求。设：存储器的字节数为：M；存储器的字长为：N

存储芯片的字节数为：K；存储芯片的字长为：L一、位扩展（字长位数的扩展）

芯片字长L小于存储器要求的字长N时，要进行位扩展扩展举例：用8K1

位芯片组成8K8

位的存储器

扩展方法：1、地址线、控制线CS、WE等并联

2、芯片的数据线分别接数据线的高位和低位

3、需要的芯片数为：N/L（这些芯片称为位扩展组）5.3存储器的接口技术13举例：用8K1

位芯片组成8K8

位的存储器14二、字节数的扩展：

扩展举例：用16K8

位芯片组成64K8

位的存储器扩展方法：1、片内地址线、读写控制线OE、WE等并联

2、片选数CS要单独连接（多余的地址线经译码后和其相连）

3、需要的芯片数为：M/K（这些芯片称为字节扩展组）芯片的字节数K

小于构成存储器的字节数M时，要进行字节数的扩展15举例：用16K8

位芯片组成64K8

位的存储器16由16K8

位芯片组成64K8

位存储器中各芯片地址空间分配表4321地址说明片内地址A13A12A11……A2A1A0高位地址A15A14地址片号地址分配表最低地址：C000H最高地址：FFFFH000……000

111……1111111最低地址：8000H最高地址：BFFFH000……000111……1111010最低地址：4000H最高地址：7FFFH000……000

111……1110101最低地址：0000

H最高地址：3FFFH000……000111……1110000174、需要的芯片数为：M/K

×N/L

扩展举例：用1K4

位的2114芯片组成4K8

位的存储器三、字、位同时扩展：芯片字长L

小于

存储器要求的字长N时，L<N

进行位扩展芯片字节数K

小于存储器要求的字节数M时，K<M

进行字节数扩展扩展原则：1、先按位扩展：片内地址线、控制线CS、OE、WE等并联

由

N/L个芯片一组，构成一个位扩展组2、将每个位扩展组当做一个K×N的芯片进行字节扩展片（组）内地址线、读写控制线OE、WE等并联3、片选线CS要单独连接（多余的地址线经译码后和其相连）18举例：用1K4

位的2114芯片组成4K8

位的存储器Y0Y1Y2Y319由1K4位芯片组成4K8

位存储器中各芯片地址空间分配表4321地址说明片（组）内地址A9A8A7……A2A1A0高位地址A11A10地址片(组)号最低地址：C00H最高地址：FFFH

000……000111……1111111最低地址：800H最高地址：BFFH

000……000111……1111010最低地址：400H最高地址：7FFH

000……000111……1110101最低地址：000

H最高地址：3FFH

00

0……000

111……1110000205.3.2存储器与微处理器CPU的连接一、存储器与系统之间通过DB、CB、AB三大总线进行连接：★系统地址总线中高位地址线通过适当的译码电路产生片选信号，根据对存储器地址范围的要求，连接到相应芯片的片选信号端；

实现正确的存储器地址空间分配。读信号RD、写信号WR、存储器/输入输出控制信号M/IO、地址锁存信号ALE、数据允许信号DEN、数据收发信号DT/R、高位数据允许信号

BHE

；最大模式下的信号MRDC（读）、MVTC（写）信号。1、数据线的连接：应使存储器与CPU的数据线相匹配2、控制线的连接：保证产生正确的读写操作，主要的控制线有3、地址线的连接：★

系统地址总线中低位地址与存芯片器的地址相连；218086CPU构成的最小模式系统22二、存储器系统设计举例：1、在8086最小模式下，用二片6116（2K×8位）存储芯片组成2K×16位的存储器，高位地址线不参与译码。D7～D0

6116A10～A0OEWECED15～D8A11～A1RDWRA0BHE

6116A10～A0OEWECE6116与8086CPU的连接A19～A1223由2K8位芯片组成2K16

位存储器中各芯片地址空间分配表不能确定不能确定地址说明片内地址（6116）A11A10A9……A3A2A1A0高位地址A19…A12地址存在“地址重叠”现象——地址不确定地址范围：××000H××FFFH

00

0……0000

111……1111

X…XX…X地址范围：××

000

H××FFFH00

0……0000

111……1111X…XX…X为保证存储器的地址确定，高位地址线必须参与译码24用1片27128（16K×8位）EPROM和2片6264（8K×8位）RAM存储芯片。

27128的片内地址：00000H～03FFFH6264的片内地址：00000H～01FFFH2＃62641＃626427128芯片A19A18A17A16芯片地址范围A11A10……

A1A0A15A14A13A12高位地址线采用译码法后，地址是唯一的。2、在8088最小模式下，组成32K×8位的存储器：高位地址线采用译码法，27128的地址从20000H开始

6264的地址从30000H开始00110011001100110010001032000H33FFFH

00……0011……11

0010

001130000H31FFFH

00……0011……110000

0001

20000H23FFFH

00……0011……110000

0011

25263、将上述地址改为：

27128的地址为：00000H～03FFFH1＃6264的地址为：04000H～05FFFH2＃6264的地址为：06000H～07FFFH地址分配表如下：芯片A19A18A17A16A15A14A13A12A11A10……

A1A0芯片地址范围27128000000000000

0011

00……0011……11

00000H03FFFH1＃6264000000000100

0101

00……0011……1104000H05FFFH2＃6264000000000110

0111

00……0011……11

06000H07FFFH274、分析下图：8086最小模式系统下24K存储器的地址范围28地址分配表如下：27641＃62642＃6264芯片A19A18A17A16芯片地址范围A11A10……

A1A0A15A14A13A120011001100110011001100113E000H3FFFFH

00……0011……11

1110

1111

32000H33FFFH

00……0011……1

1

0010

0011

30000H31FFFH

00

……

00

11……11

0000

0001

295、在8088最小模式下，组成24K×8位的存储器：芯片同上6264的地址范围为：F0000H～F3FFFH2764的地址范围为：FE000H～FFFFFH地址分配表如下：27642＃62641＃6264芯片A19A18A17A16芯片地址范围A11A10……

A1A0A15A14A13A12用1片2764（8K×8位）ROM和2片6264（8K×8位）RAM存储芯片。

高位地址线采用译码法，要求的地址范围为：111111