微机原理课程材料02第二章

第二章8086微处理器§2.1微处理器概述（了解）§2.28086的编程结构（熟练掌握重点）§2.38086的工作模式和引脚信号（理解）§2.48086的系统配置（了解）§2.58086的操作和时序（了解）§2.1微处理器概述一、微处理器的主要功能1）进行算术和逻辑运算2）与存储器或外设进行数据交换3）暂存少量数据4）对指令进行译码并进行指令所规定的操作5）提供整个系统所需要的定时和控制信号6）响应其他各部件发出的中断请求二、微处理器一般编程结构内存AXBXCXDX状态寄存器控制逻辑指令寄存器IPBPSIDISPCSDSSSES取指运算器寄存器寄存器控制器微处理器§2.28086的编程结构一、8086CPU的组成与功能二、寄存器三、8086的存储器组织四、8086的总线周期8086微处理器概况Intel系列16位处理器，集成度29000管/片16位数据总线20位地址总线，可直接寻址的地址空间1MB（220）可对位、字节、字、字节串、字串、BCD码等数据类型进行处理供电电源+5V主频5MHz8086CPU的编程结构外部总线（三总线）EUBIU6字节指令队列123456CSDSSSESIP内部通讯总线控制逻辑地址加法器20位地址16位内部数据总线16位寄存器组内部数据总线AHALBHBLCHCLDHDLSPBPSIDIEU控制器运算暂存器ALU标志寄存器16位通用寄存器组内存一、8086CPU的组成与功能1.8086CPU的组成CPUEUBIU16位通用寄存器组和地址指针及变址寄存器（AX、BX、CX、DX、SP、BP、SI、DI）算术逻辑单元——ALUEU控制器标志寄存器——FR段寄存器组（CS、DS、SS、ES）指令指针——IP地址加法器指令队列总线接口控制逻辑一、8086CPU的组成与功能2.8086CPU的功能EU翻译和执行指令存放少量数据BIU从存储器中预取6字节指令并排队在地址加法器中形成20位的地址信号配合EU在CPU和存储器、I/O端口间传送数据产生总线控制信号一、8086CPU的组成与功能3.8086CPU工作过程当程序为顺序程序时，EU和BIU可以并行工作。遇到控制转移指令时，指令队列自动清空，BIU重新将另一段指定程序的指令取到指令队列中。1）在一条指令执行过程中，可以取出下一条（或多条）指令，指令在队列中排队；2）在一条指令执行完毕之后，可以立即执行下一条指令，减少CPU为取指而等待的时间，提高CPU的利用率和运行速度。8086CPU的编程结构外部总线（三总线）EUBIU6字节指令队列123456CSDSSSESIP内部通讯总线控制逻辑地址加法器20位地址16位内部总线16位寄存器组16位内部总线AHALBHBLCHCLDHDLSPBPSIDIEU控制器运算暂存器ALU标志寄存器16位通用寄存器组内存二、寄存器1.通用数据寄存器：存放一般数据（可将高8位与低8位分开独立使用）寄存器名隐含用法（在某些指令中）

AX（AH，AL）累加器

BX（BH，BL）基址寄存器

CX（CH，CL）计数器

DX（DH，DL）数据寄存器二、寄存器2.堆栈指针寄存器SP：存放堆栈栈顶的偏移地址，用来访问堆栈栈顶单元。3.堆栈基址指针寄存器BP：存放堆栈的偏移地址，用来访问堆栈的任意单元。

堆栈：在存储器中开辟的特殊数据区域，一般用来存放暂时不用的信息。存取原则为：先进后出，即从栈底开始存放，从栈顶取信息。栈底：堆栈最底部的存储单元栈顶：最后放进的信息所在存储单元栈顶→二、寄存器栈底→SP始终指向栈顶SP=FFFEH栈顶→栈顶→SP=FFFCHSP=FFFAHFFFFH堆栈FFFAHFFFCH…FFFEHFFFDHFFFBHBP→BP=FFFDHBP指向堆栈段任意存储单元二、寄存器4.源变址寄存器SI：存放源数据串偏移地址5.目的变址寄存器DI：存放目的数据串偏移地址SI+1DI+1每传一个数，SI、DI的内容分别加1DI源数据串SI…目的数据串123SI+1DI+1二、寄存器6.标志寄存器FR：状态标志受运算结果影响进位标志CF奇偶标志PF辅助进位标志AF零标志ZF符号标志SF溢出标志OF=CF⊕CP控制标志由程序编写时置入方向标志DF中断标志IF跟踪标志TFODITSZAPC15111098764201001,101010101,10011011,1111＋1001,1010B＋1011,1111B＝？CF=1PF=1AF=1ZF=0SF=0OF=CFCP=1例：二、寄存器7.指令指针IP：存放下一条要执行指令的偏移地址MOV[2000],ALMOVAL，34ADDAL，661000H1002H1004H1007HIP→IP→IP→IP→二、寄存器8.段寄存器：CS、DS、SS、ES，用来存放段基址三、8086的存储器组织1.存储器的物理地址和内容

物理地址：CPU将所管理的存储器空间按顺序编排的地址；

8086的物理地址用20位二进制无符号数表示；

内容：存储单元中有效的信息；每个地址单元存放一个字节；一个字存入存储器占用连续的两个单元，低字节存入低地址，高字节存入高地址；字单元的地址用它的低地址来表示。三、8086的存储器组织220=1M0000,0000,0000,0000,0000B1111,1111,1111,1111,1111B00000H00001HFFFFEHFFFFFH……0000AH……物理地址内容0000BH0001,0010B0011,0100B12H34H(0000AH)=34H(0000AH)=1234H三、8086的存储器组织2.存储器分段结构

8086地址总线是20位的，CPU中有关的地址寄存器都是16位的，20位地址无法用16位的寄存器表示，所以采用存储器分段结构。XXXX0H段基址逻辑段2逻辑段1偏移量逻辑段4逻辑段3逻辑段5…..分段原则：（1）每个段最长64K字节，段内地址是连续的，段与段之间可以是连续的，也可以是分开的或重叠的。（2）每段首地址的低四位必须为0，高十六位为段基址。段基址：段首地址的高16位（无符号数）。段内偏移地址：逻辑段内任一地址单元相对于该段首地址的偏移量（无符号数）。三、8086的存储器组织3.物理地址的形成和逻辑地址物理地址=段基址╳16+

段内偏移地址

段基址偏移地址20位物理地址加法器移位器移4位XXXX0H（段基址左移四位）逻辑地址=段基址：偏移地址例：3000H：2000H任一逻辑地址可唯一的对应一个物理地址；任一个物理地址不一定对应一个逻辑地址。三、8086的存储器组织段寄存器CS：存放正在被访问的代码段的段基址DS：存放正在被访问的数据段的段基址SS：存放正在被访问的堆栈段的段基址ES：存放正在被访问的附加段的段基址程序信息放在代码段中；数据信息放在数据段或附加段中；堆栈信息放在堆栈段中。段寄存器与约定寄存器组合指向存储单元的示意CS×16+IPDS×16+BX（SI、DI）SS×16+SP（BP）代码段数据段堆栈段三、8086的存储器组织4.8086存储器分体

将1M内存分为512K两个存储体，一个存储体中包含偶数地址，称为偶存储体，一个存储体中包含奇数地址，称为奇存储体。00000H00002H00004H00001H00003H00005HFFFFFHFFFFEH512K╳8位奇地址存储器15870512K╳8位偶地址存储器三、8086的存储器组织将字的高位存放在奇地址的存放叫字对准存放；将字的高位存放在偶地址的存放叫字不对准存放。11H22H22H10000H10001H11H20002H20001H字对准存放字不对准存放四、8086的总线周期

时钟周期Ｔ：计算机中最基本的时间单元，由计算机主频决定。例：8086主频5M，则时钟周期为1/5M=200ns

总线周期：CPU对内存或I/O接口进行一次读/写的操作称做执行一个总线周期，最基本的总线周期包括四个时钟周期。T1T2T3T41~n个TWCLK一个总线周期＝4Ｔ＋nTW§2.38086的工作模式和引脚信号一、最大模式和最小模式二、8086的引脚信号和功能GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND14023933843753663573483393210311130122913281427152616251724182319222021VccAD15A16/S3A17/S4

A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086CPU一、最大模式和最小模式

最小模式：只有一个CPU，所有的总线控制信号都直接由这个CPU产生。MN/MX接+5V。

最大模式：包括两个以上的CPU，8086为主处理器，其他的称为协处理器，如8087、8089。MN/MX接地。二、引脚信号和功能引脚复用技术1.分时复用，即同一引脚在同一总线周期的不同时钟周期内其功能不同；2.模式复用，即同一根引脚在最小模式和最大模式下输出不同的信号。GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND14023933843753663573483393210311130122913281427152616251724182319222021VccAD15A16/S3A17/S4

A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086CPU二、引脚信号和功能最小模式下的引脚功能1.AD15~AD0(16条)地址/数据复用线，双向工作。

T1状态时作为地址线

T2~T3状态时作为数据线T1T2T3T41~n个TWCLK地址数据AD15~AD02.AD19~AD16/S6~S3

地址/状态复用线，输出引脚。

T1时，为地址线A19~A16

T2~T3时，为状态线S6~S3

3.BHE/S7

数据高8位允许/状态，输出引脚。

T1：BHE，高8位允许信号线，BHE往往与A0组合使用

T2~T3：S7

（8088），8086未用。4.ALE地址锁存允许，输出引脚。

T1：ALE=1表明AD总线上是地址信号。5.DEN数据允许信号，输出引脚。

T2~T3：DEN=0表明AD总线上是数据信号。6.DT/R数据发送/接收控制信号，输出引脚。

DT/R=1接收（＝0发送）7.M/IO存储器/IO设备控制信号，输出引脚。

M/IO=1，访问存储器；=0，访问I/O设备。8.RD读信号，输出引脚。低电平有效，表示将执行读操作。9.WR写信号，输出引脚。低电平有效，表示将执行写操作。10.READY准备就绪信号，输入引脚。表示CPU访问的存储器或I/O端口已为传送做好准备。