《数字逻辑与电路》复习题及答案

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题。1.以下代码中为无权码的为码码C.余三码格雷码格雷码。2以下代码中为恒权码的为码码C.余三码3.C位二进制数来表示。一位十六进制数可以用4124.十进制数用B码表示为。。5.8在一个位的存储单元中，能够存储的最大无符号整数是（256）（127）（FF）（255）。6与十进制数（53.5）10等值的数或代码为0011.0101）8421BCDB.（35.8）16C.（110101.1）2D.（65.4）87与八进制数（47.3）8等值的数为：0A.（100111.011）2B.（27.6）16（100111.11）2。常用的码有8.二、判断题（正确打，，错误的打X）1.5方波的占空比为。（，）2.大。（）码比X3数字电路中用和分别表示两种状态，二者无大小之分。（V）4格雷码具有任何相邻码只有一位码元不同的特性。（V）5.八进制数（17）8比十进制数10小。（V）6.5当传送十进制数时，在1奇校验码的校验位上值应为。（，）7十进制数（10比十六进制数（9）小。（）X168.8421奇校验码在传送十进制数（8）当1时，在校验位上出现了时，表明在传送过程10中出现了错误。（V）三、填空题数字信号的特点是在时间上和幅值上都是断续变化的、具高电平和低电平常0来表示。J用和数字电路又称作分析数字电路的主要工具是逻辑代数逻辑电。在数字电路中，常用的计数制除十进制外，还有二进制、八进制、±六进制。码、余常用的码有码、码、三码等。常用的可靠性代码有格雷码、奇偶校验码。=(。)=()1628=(=()=()=(8)210168421BCD===()16=108=(=(16)2810_)8421BCD(=()2=()=()=8421BCD81016四、思考题1.在数字系统中为什么要采用二进制？因为数字信号有在时间和幅值上离散的特点，它正10好可以用二进制的和来表示两种不同的状态。2格雷码的特点是什么？为什么说它是可靠性代码？格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。3.奇偶校验码的特点是什么？为什么说它是可靠性代码？1奇偶校验码可校验二进制信息在传送过程中的个数为奇数还是偶数，从而发现可能出现的错误。第一章数字逻辑基础(函数与化简)一、选择题。以下表达式中符合逻辑运算法则的是—DC210逻辑变量的取值和1D.电流的有、无开关的闭合、断开电位的高、低真与假nD当逻辑函数有个变量时，共有个变量取值组合?2n4.逻辑函数的表示方法中具有唯一性的是。A表达式卡诺图.真值表C.逻辑图F=AD=BA(AD)(BABD(AB)D=A(AD)(BD)D)逻辑函数AB(AB)AFF求一个逻辑函数的对偶式，可将中的ACD换成”.换成力原变量换成反变变量不变反变量换成原变量换成常数中”（T换成常数不变=QCA、、C、DC、在何种输入情况下'与非”运算的结果是逻辑0A全部输入是0任一输入是0仅一输入是0D.全部输入是10在何种输入情况下，或非”运算的结果是逻辑。BCD全部输入是0全部输入是1任一输入为0,其他输入为1任一输入为1判断题（正确打1.逻辑变量的取值，1比02异或函数与同或函数在逻辑上互为反函数。（，）。3若两个函数具有相同的真值表，则两个逻辑函数必然相等。（,）。乂成立。（）4因为逻辑表达式成立，所以5若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（，）6若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（X）7逻辑函数两次求反则还原，两次作对偶式变换也还原为它本身。（V）8.9.+逻辑函数BABC已是最简与或表达式。（X）A+BA+成立。（X）BA因为逻辑表达式BA成立，所以对逻辑函数+代入，得B入BC利用代入规则，令+=XBBCBCBC成立。（）三、填空题1.逻辑代数又称为布尔代数。最基本的逻辑关系有与、或、非三种。常用的导出逻辑运算为异或。与非、或非、与或非、同或、2逻辑函数的常用表示方法有逻辑表达式、真值表、逻辑图。交换律、分配律、结合3逻辑代数中与普通代数相似的定律有。建—摩根定律又称为反演定律。4逻辑代数的三个重要规则是代入规则、对偶规则、反演规则5.D逻辑函数AC的反函数八万方).______06逻辑函数1的对偶函数是。(A-t-Oc=<J7.8.AAC<的选加项公式逻辑函数ABCD1Q9逻辑函数AA=ABBBAB0。,则它的原函数为.B+C已知函数的对偶式为ADBCA+(C+D)*(^4-0_________________________________________o四、思考题1.逻辑代数与普通代数有何异同？都有输入、输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只01能有和两种，而普通代数不限，且运算符号所代表的意义不同。2逻辑函数的三种表示方法如何相互转换？通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表。3为什么说逻辑等式都可以用真值表证明？因为真值表具有唯一性。4.对偶规则有什么用处？可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。第二章逻辑门电路一、选择题1.三态门输出高阻状态时，ABD是正确的说法。用电压表测量指针不动相当于悬空电压不高不低测量电阻指针不动2以下电路中可以实现线与”功能的有CD。与非门三态输出门集电极开路门漏极开路门3以下电路中常用于总线应用的有A。门门漏极开路门与非门。4逻辑表达式B可以用C实现A.或门B.非门在正逻辑系统中电路的以下输入中ABC与门5.相当于输入逻辑“1：'Q悬空经经电阻接地经。电阻接地。6.对于与非门闲置输入端的处理，可以ABD接电源通过电阻接电源接地。7.>RI要使与非门工作在转折区，可使输入端对地外接电阻C<RRR>R<<I二、判断题（正确打错误的打凶M。TTL与非门的多余输入端可以接高电平V（V）1。（，）普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（V）当与非门的输入端悬空时相当于输入为逻辑与的逻辑功能完全相同。（，）两输入端四与非门器件V）或非门与或非门的逻辑功能完全相同。（三态门的三种状态分别为：高电平、低电平、不高不低的电压。（X）TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。（，）一般门电路的输出端可以直接相连，实现线与。（X）OD门（漏极开路门）的输出端可以直接相连，实现线与。V（）10.TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。（V）三、填空题集电极开路门的英文缩写为OC门.工作时必须外加电源和负载。门称为―集电极开路门门，多个门输出端并联到一起可实现线与功能。TTL与非门电压传输特性曲线分为饱和____区、―转折区、―线性区、3止—区。第三章组合逻辑电路、选择题1.下列表达式中不存在竞争冒险的有CD0+CY=+DCBBB2.若在编码器中有个编码对象，则要求输出二进制代码位数为B位3.1一个选的数据选择器，其地址输入（选择控制输入）端有C个4下列各函数等式中无冒险现象的函数式有D。F=BC+AC+ABF=AC+BC+AB.BF=AC+BC+AB+ABF=BC+AC+AB+BC+AB+AC.C.DF=BC+AC+AB+AB=ABC,C+AB+5函数当变量的取值为时，将出现冒险现象。F=06.四选一数据选择器的数据输出与数据输入和地址码之间的逻辑表达式为,C=0B=0Y。AAAX+AAX+AAX+AAXAAXAAXAAX1O0i01102i03i001011037.8一个选一数据选择器的数据输入端有一个。。D8在下列逻辑电路中，不是组合逻辑电路的有9八路数据分配器，其地址输入端有C个。—。.组合逻辑电路消除竞争冒险的方法有二、判断题（正确打错误的打凶M1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（X）2编码与译码是互逆的过程。（V）3二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（V）半导体数码显示器的工作电流大，每笔划约4.（LED）10mA左右，因此，需要考虑电流驱动能力问题。（V）5.共阴接法数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（6数据选择器和数据分配器的功能正好相反，互为逆过程7用数据选择器可实现时序逻辑电路。（x）8组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（x）三、填空题1.LED数码显示器的内部接法有两种形式：共阴接法和共阳接法。2.对于共阳接法的数码显示器，应采用低电平电接驱动的七段显示译码器。3消除竞争冒险的方法有通脉冲等。修改逻辑设计、接入滤波电容、加选第四章时序逻辑电路（触发器）一、选择题1.N个触发器可以构成能寄存B位二进制数码的寄存器。N2.C一个触发器可记录一位二进制代码，它有个稳态。3.8D存储位二进制信息要个触发器。4对于T触发器，若原态欲使新态应使输入丁二BD。Q01Q。5T对于触发器，若原态欲使新态应使输入丁=.Q01Q。6.DQn+1=Qn,应使输入C对于触发器，欲使Q01Q7.C—对于触发器，若则可完成—触发器的逻辑功能。8.ABDE。工作，可使触发器的输入端一欲使触发器按J=0J=Q,K=QJ=,K=QQJ=0,K=Q。9.=nQ工作，可使触发器的输入端欲使触发器按J=1J=Q,K=QC.J=,K=QQ=1.欲使触发器按BCD。工作，可使触发器的输入端J=1J=111.欲使触发器按―。工作，可使触发器的输入端J=1=0E.J=,K=0QQD=Qn工作，应使输入D.欲使触发器按。Q01QDo.下列触发器中，没有约束条件的是基本触发器主从触发器同步触发器边沿触发器D.描述触发器的逻辑功能的方法有0状态转换真值表特性方程状态转换图状态转换卡诺图。A.为实现将触发器转换为触发器，应使DDDK=D二、判断题（正确打错误的打凶M1.D触发器的特性方程为）与无关，所以它没有记忆功能。2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（V）3.主从触发器、边沿触发器和同步触发器的逻辑功能完全相同。（V）4若要实现一个可暂停的一位二进制计数器，控制信号计数，保持，可选T（X）用触发器，且令。5.由两个或非门构成的基本触发器，当时，触发器的状态为不定（。6.J=K=1时，状态会翻转一次。（对边沿触发器，在为高电平期间，当三、填空题1._8触发器有个稳态，存储位二进制信息要勺触发器。8_R2.一个基本触发器在正常工作时，它的约束条件是+S=0且则它不允许输入SR=0的信号。3.QQ,1触发器有两个互补的输出端、定义触发器的状态为、0状态为、QQ,可见触发器的状态指的是Q端的状态。4.一个基本触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。第四章时序逻辑电路（分析与设计）一、选择题」。一1.同步计数器和异步计数器比较，同步计数器的显著优点是工作速度高触发器利用率高C.电路简单不受时钟控制。2.把一个五进制计数器与一个四进制计数器串联可得到一—进制计数器。。C3下列逻辑电路中为时序逻辑电路的是4.N个触发器可以构成最大计数长度（进制数）为D的计数器。2N5.N个触发器可以构成能寄存B位二进制数码的寄存器。N6.D五个触发器构成环形计数器，其计数长度为A。。B7同步时序电路和异步时序电路比较，具差异在于后者8.一位码计数器至少需要B个触发器。9.欲设计7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用B级触发器。.88位移位寄存器，串行输入时经D个脉冲后、位数码全部移入寄存器中。.0用二进制异步计数器从做加法，计到十进制数则最少需要D个触发某移位寄存器的时钟脉冲频率为8Z,欲将存放在该寄存器中的数左移位,完成该操作需要B时间。Q=AQ+AB,.若用触发器来实现特性方程为n+1则端的方程为AB。n=,+,JA+ABABB若要设计一个脉冲序列为的序列脉冲发生器，应诜用C个触发器。二、判断题（正确打错误的打凶M1.同步时序电路由组合电路和存储器两部分组成。（V）2组合电路不含有记忆功能的器件。（V）3.时序电路不含有记忆功能的器件。（X）4.同步时序电路具有统一的时钟控制。（V）5异步时序电路的各级触发器类型不同。（X）6.环形计数器在每个时钟脉冲作用时，仅有一位触发器发生状态更新。（X）7环形计数器如果不作自启动修改，则总有孤立状态存在。（V）8计数器的模是指构成计数器的触发器的个数。（X）9计数器的模是指对输入的计数脉冲的个数。（X）而与n无关，所以，触发器不是时序电路。（X）.D触发器的特征方程n=QD+1在同步时序电路的设计中，若最简状态表中的状态数为器来实现其电路，则不需检查电路的自启动性。（V）2NN,而又是用级触发5.把一个进制计数器与一个进制计数器串联可得到进制计数器。（X）同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（X）NS.利用反馈^3零法获得进制计数器时，若为异步置零方式，则状态只是短暂的过N0渡状态，不能稳定而是立刻变为状态。（，）三、填空题寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、___时。序逻辑电路由四位移位寄存器构成的顺序脉冲发生器可产生4个顺序脉冲。时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步—时序电路。第五章半导体存储器一、选择题一个容量为X的存储器有BD个存储单元。88。4的2要构成容量为8,的需要—0_片容量为A.2B.4C.83寻址容量为的需要C根地址线。484.84若的地址码有位，行、列地址译码器的输入端都为个，则它们的输出线（即字线+位线）共有C条。85.88某存储器具有根地址线和根双向数据线，则该存储器的容量为C0X86采用对称双地址结构寻址的1的存储矩阵有C。55列行列7随机存取存储器具有A功能。读/写8欲将容量为行列行列行无读/写只读只写的扩展为8,则需要控制各片选端的辅助译码器的输出端数为D。12389欲将容量为1的RAM扩展为8,则需要控制各片选端的辅助译码器的输入端数为B0.只读存储器在运行时具有读/无写A功能。无读/写读/写D.无读/无写..只读存储器中的内容，当电源断掉后又接通，存储器中的内容DQ全部改变全部为0C.不可预料保持不变随机存取存储器中的内容，当电源断掉后又接通，存储器中的内容全部改变.一个容量为C全部为1C.不确定保持不变。的静态具有A911地址线根，数据线根地址线根，数据线根999地址线根，数据线根地址线根，数据线根.用若干实现位扩展时，其方法是将一—相应地并联在一起。地址线D.读/写线数据线C.片选信号线。.PROM的与阵列（地址译码器）是B全译码可编程阵列全译码不可编程阵列D.非全译码不可编程阵列非全译码可编程阵列X）二、判断题（正确打，，错误的打1实际中，常以字数和位数的乘积表示存储容量。（V）2.RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（V）3动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（V）4.288的构成容量为的是位扩展。（）用片容量为X5所有的半导体存储器在运行时都具有读和写的功能。（X）6.和中存入的信息在电源断掉后都不会丢失。（X）7.RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。（X）8存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（V）9.PROM的或阵列（存储矩阵）是可编程阵列。（，）.V的每个与项（地址译码器的输出）都一定是最小项。（）第七章习题AD-DA一、选择题1.8一个无符号位数字量输入的其分辨率为位。D13482.一个无符号位数字输入的其输出电平的级数为CD040,则最高位处电阻为3.4一个无符号位权电阻最低位处的电阻为。B4.4T位倒型电阻网络的电阻网络的电阻取值有种。B12485.为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率fsfImax的关系是。CABC2D2fs?fImaxfsfImaxfsfImaxfsfImax6将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为A0采样B.量化C.保持编码7.用二进制码表示指定离散电平的过程称为。D采样B.量化C.保持编码8将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为B0采样B.量化C.保持编码U<，并规定对于输入电压91.若某取量化单位△IUIVREF85V8REF0则弓时，认为输入的模拟电压为输出的二进制数为<REF6_Vui<REF时，输出的二进制数为B。O——01以下四种转换器，A是转换器且转换速度最高。并联比较型逐次逼近型双积分型施密特触发器X）权电阻网络转换器的电路简单且便于集成工艺制造，因此被广泛使用。（X）二、判断题（正确打，，错误的打（X）转换器的最大输出电压的绝对值可达到基准电压转换器的位数越多，能够分辨的最小输出电压变化量就越小。（V）V转换器的位数越多，转换精度越高。（）转换器的二进制数的位数越多，量化单位△越小。转换过程中，必然会出现量化误差。（V））0转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0（X）NN一个位逐次逼近型转换器完成一次转换要进行次比较，需要个时钟脉冲。（V）9.双积分型转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（V）采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（V）时序逻辑电路一、选择题.同步计数器和异步计数器比较，同步计数器的显著优点是。1工作速度高触发器利用率高电路简单不受时钟控制。3.下列逻辑电路中为时序逻辑电路的是。变量译码器加法器数码寄存器数据选择器N个触发器可以构成最大计数长度（进制数）为的计数器。NN22NA.N个触发器可以构成能寄存位二进制数码的寄存器。16.N7.同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制D.输出只与内部状态有关C.没有稳定状态8.一位码计数器至少需要个触发器。345109.7欲设计这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用色触发器。2.813488位移位寄存器，串行输入时经个脉冲后，位数码全部移入寄存器中。248二、判断题（正确打，，错误的打X）1.V同步时序电路由组合电路和存储器两部分组成。（）2.V组合电路不含有记忆功能的器件。