常用组合逻辑电路

关于常用组合逻辑电路第1页，共61页，2023年，2月20日，星期三1、加法器举例：A=1101,B=1001,计算A+B11011001+011010011第2页，共61页，2023年，2月20日，星期三加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位上来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。11011001+011010011第3页，共61页，2023年，2月20日，星期三（1）半加器：半加运算不考虑从低位来的进位A---加数;B---被加数;S---本位和;Co---进位。真值表加法器第4页，共61页，2023年，2月20日，星期三逻辑图逻辑符号A---加数;B---被加数;S---本位和;Co---进位。第5页，共61页，2023年，2月20日，星期三（2）全加器：A---加数；B---被加数；Ci---低位来的进位；S---本位和；Co---进位。相加过程中，既考虑加数、被加数又考虑低位的进位。第6页，共61页，2023年，2月20日，星期三A---加数；B---被加数；Ci---低位来的进位；S---本位和；Co---进位。第7页，共61页，2023年，2月20日，星期三CI第8页，共61页，2023年，2月20日，星期三（1）串行进位加法器如图：用全加器实现4位二进制数相加。低位全加器进位输出高位全加器进位输入注意：CI0=0进位多位加法器结果：Co进位S3S2S1S0第9页，共61页，2023年，2月20日，星期三编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。实现编码操作的电路称为编码器。第10页，共61页，2023年，2月20日，星期三编码将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路编码器(即Coder)

被编信号二进制代码编码器编码器二进制编码器

二-十进制编码器

优先编码器

普通编码器2、编码器第11页，共61页，2023年，2月20日，星期三为什么要进行编码？为了节约计算机的资源。编码器的输入、输出之间应满足如下关系：需要编码的信息量二进制数的位数第12页，共61页，2023年，2月20日，星期三普通编码器3位二进制（8线－3线）编码器真值表任何时刻只允许输入一个编码信号，否则输出将发生混乱。一、二进制编码器输入端：2n输出端：n高电平有效第13页，共61页，2023年，2月20日，星期三1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入I1I2I3I4I5I6I7Y0Y1Y2画电路图利用添加约束项来化简可得第14页，共61页，2023年，2月20日，星期三普通的编码器存在的问题：每一时刻只能有一个输入信息，当输入信息中出现不该出现的组合时（同时输入多个1），输出混乱。1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入第15页，共61页，2023年，2月20日，星期三为何要使用优先编码器？四、优先编码器1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。第16页，共61页，2023年，2月20日，星期三

在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对优先权最高的进行编码。8线－3线优先编码器74LS148逻辑图选通输入端选通输出端扩展端优先编码器

(即

PriorityEncoder)

第17页，共61页，2023年，2月20日，星期三输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效低电平表示“电路工作，但无编码输入”低电平表示“电路工作，且有编码输入”第18页，共61页，2023年，2月20日，星期三第19页，共61页，2023年，2月20日，星期三得到表达式为：第20页，共61页，2023年，2月20日，星期三8线－3线优先编码器74LS148的逻辑图输入和输出均以低电平作为有效信号第21页，共61页，2023年，2月20日，星期三P153例8-10、8-11一、二三三三三三第22页，共61页，2023年，2月20日，星期三1.确定输入变量及输出变量的个数确定输入变量4个确定输出变量4个第23页，共61页，2023年，2月20日，星期三输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效第24页，共61页，2023年，2月20日，星期三2.画真值表3.由真值表写出逻辑函数式第25页，共61页，2023年，2月20日，星期三4.连接电路第26页，共61页，2023年，2月20日，星期三3、译码器译码：将二进制代码翻译成对应的输出信号的过程.译码是编码的逆过程.

实现译码操作的电路称为译码器。第27页，共61页，2023年，2月20日，星期三一、译码的概念与类型

译码是编码的逆过程。

将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路

译码器(即Decoder)

二进制代码

与输入代码对应的特定信息

译码器译码器二进制译码器二-十进制译码器

数码显示译码器通用译码器第28页，共61页，2023年，2月20日，星期三一、二进制译码器输入端：n输出端：2n

二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。第29页，共61页，2023年，2月20日，星期三3位二进制译码器(3线-8线译码器)输入：3位二进制代码输出：8个互斥的信号（高电平有效）第30页，共61页，2023年，2月20日，星期三74LS138集成译码器S=1,译码器正常工作100片选输入端（使能端）地址输入端第31页，共61页，2023年，2月20日，星期三3线－8线译码器74HC138功能表第32页，共61页，2023年，2月20日，星期三当S1=1,=0,=0（即S=1）时，可得输出第33页，共61页，2023年，2月20日，星期三例4.3.3：试用3线－8线译码器74LS138设计一个多输出的组合逻辑电路。输出逻辑函数式为第34页，共61页，2023年，2月20日，星期三解：化为最小项之和的形式：第35页，共61页，2023年，2月20日，星期三当S1=1,S2′=S3′=0时,令A2=A,A1=B,A0=C,则第36页，共61页，2023年，2月20日，星期三画电路图第37页，共61页，2023年，2月20日，星期三思考P1598-21第38页，共61页，2023年，2月20日，星期三习题答案：P1598-21Y=A’B’C+A’BC’+AB’C’+ABC第39页，共61页，2023年，2月20日，星期三第40页，共61页，2023年，2月20日，星期三4、显示译码器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。数字、文字、符号代码译码器显示器第41页，共61页，2023年，2月20日，星期三YA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3a数码显示器bcdefgbcdefgabcdefga数码显示译码器

将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。(一)

数码显示译码器的结构和功能示意0101a数码显示器bcdefgYA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3bcdefgabcdefga输入BCD码输出驱动七段数码管显示相应数字0001第42页，共61页，2023年，2月20日，星期三(二)数码显示器简介1.七段半导体数码显示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP发光字段，由管脚a~g电平控制是否发光。小数点，需要时才点亮。显示结构字型第43页，共61页，2023年，2月20日，星期三第44页，共61页，2023年，2月20日，星期三即液态晶体2.液晶显示器(LCD)abcdefgDPagfCOMbcedCOMDP显示结构字型第45页，共61页，2023年，2月20日，星期三液晶显示器的结构及符号

（a）未加电场时（b）加电场以后（c）符号第46页，共61页，2023年，2月20日，星期三液晶显示器(LCD)液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的导电离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。第47页，共61页，2023年，2月20日，星期三BCD－七段显示译码器A3-A0:输入数据要设计的七段显示译码器YaYbYcYdYeYfYg译码器A3A2A1A0bcdefga第48页，共61页，2023年，2月20日，星期三十进制数

A3A2A1A0

YaYbYcYdYeYfYg

显示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

abcdefg第49页，共61页，2023年，2月20日，星期三先设计输出Ya的逻辑表示式及电路图第50页，共61页，2023年，2月20日，星期三BCD－七段显示译码器7448的逻辑图第51页，共61页，2023年，2月20日，星期三定义：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称多路开关).n位通道选择信号数据选择器D0D1D2D2n-1Y输入端：2n个输出端：1个5、数据选择器第52页，共61页，2023年，2月20日，星期三1、2选1数据选择器

AF0D01D1集成化D0D1FA1&&D0D1A1F输入数据输出数据控制信号第53页，共61页，2023年，2月20日，星期三真值表地址变量输入数据由地址码决定从４路输入中选择哪１路输出。2、4选1数据选择器