门电路和组合逻辑电路

门电路和组合逻辑电路组合逻辑电路的分析

(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：组合逻辑电路的综合根据逻辑功能要求逻辑电路设计

(1)由逻辑要求，列出逻辑状态表

(2)由逻辑状态表写出逻辑表达式

(3)简化和变换逻辑表达式

(4)画出逻辑图设计步骤如下：20.7

加法器加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现半加器逻辑状态表

A

B

C

S0011010100010110逻辑式半加器符号&＝1逻辑图一、半加器逻辑图&=1>1AiCiSiCi-1Bi&&二、全加器逻辑符号：AiBiCi-1SiCiCOCI二、加法器实现多位二进制数相加的电路，称为加法器。（一）四位串行加法器根据进位的方式不同，有串行加法器和超前进位加法器。A3B3S3C3COCIA2B2S2C2COCIA1B1S1C1COCIA0B0C0-1S0C0COCI优点：电路简单，缺点速度慢。C0CiA3B3S3C3C0CiC2C0CiC1C0CiC0S2S1S0A2B2A1B1A0B01101001001111111例计算1101+1101结果为1101+1101=11010三、集成全加器——四位串行加法器531412T692

T692型全加器的逻辑符号62151174113109练习与思考531412T692(1)试用两片T692型全加器实现八位二进制加法运算6215117411310953141262151174113109T692(2)八位二进制:如：+A3A2A0A1B3B2B0B1S3S2S0S1C3C2C0C1实质：将进位用两个加数的各位状态直接表示出来。（二）四位超前进位加法器A2B2S2CIA1B1S1CIA0B0S0CI超前进位电路C2C0-1四位二进制超前加法器外引线排列图16151413121110912345678CC40081615141312111091234567874LS2831615141312111091234567874LS283（1）1615141312111091234567874LS283（2）8位二进制加法电路20.8

编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足

2nN20.8.1二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。001011101000010100110111I0I1I2I3I4I5I6I7

(2)列编码表：输入输出Y2

Y1

Y0

(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7

=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7

=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7

=I1I3I5I7...=I1+I3+I5+I7

(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0将I0、I1、…I78个信号编成二进制代码

编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。输入信号高电平有效！将十进制数0~9编成二进制代码的电路20.8.2二–

十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码BCD码

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表1001——1×8＋0×4＋0×2＋1×1＝9权写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.

=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7画出逻辑图10000000011101101001&&&>1>1>1>1>1>1

I1

I2

I3

I4

I5

I6

I7

I8

I9Y3Y2Y1Y0Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7.

=I2+

I6I3+I7Y1=I2+I3+I6+I7.Y0=I1+I9I3+I7

I5+I7.法二：十键8421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。20.8.3优先编码器CT74LS147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y3

1111111111111输入(低电平有效)输出(8421反码)0

011010

0111

110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:CT74LS147集成优先编码器(10线-4线)T4147引脚图低电平有效16151413121110912345678CT74LS4147设计编码器的过程如下:1.确定二进制代码的位数对于m个状态进行编码，则m2n。n为整数。2.列编码表将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的)，并形成表格。一般采用的方案都应是便于记忆的。3.由编码表写出逻辑式写出各输出量对应于输入量的逻辑关系式。4.由逻辑式画出逻辑图一般情况下都用“与非”门构成逻辑图，故常将逻辑式转化成“与非”-“与非”形式的逻辑式。20.9

译码器和数字显示译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。21.9.1二进制译码器8个3位译码器二进制代码高低电平信号译码过程大致如下：1、列出译码器的状态表2、由状态表写出逻辑表达式3、由逻辑式画出逻辑图状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCCY0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABCCT74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端一、74LS139型译码器CT74LS139型译码器11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端Y0=SA1A0Y1=SA1A0Y2=SA1A0Y3=SA1A0

输入输出SA0A1Y0110000011001101110139功能表Y1Y2Y3111011101110111CT74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效Y0=SA1A0Y1=SA1A0Y2=SA1A0Y3=SA1A0例：利用译码器分时将采样数据送入计算机总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作总线

2-4线译码器ABCD三态门三态门三态门三态门译码器工作工作原理：(以A0A1=00为例)000脱离总线数据全为“1”二、集成74LS138译码器1615141312111091234567874LS138三位二进制代码输入端8个输出端3个输入使能端译码器才能处于译码状态，否则译码器禁止译码。三位二进制译码器（输出低电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70××10000001111111输出控制使能S1S2S3×1××××11111111××11000011

01111111000101

1

0111111000111

11011111001001

11101111001011

11110111001101

11111011001111

1111110用二片138接成4线-16线译码器174LS138（2）74LS138（1）1001020.9.2

二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器gfedcba

1.半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg

2.七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117个4位七段显示译码器状态表（共阴极）gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码控制端输入端输出端灭灯输入端试灯输入端gfedcba灭0输入端A0A1A2A3=0000LT=1BI=1RBI=0a～g：全1七段显示译码器状态表（共阳极）A3A2A1A0a

b

c

d

efg91×1100100001009输入输出显示数码功能、十进制数LTRBIBI81×11