《微型计算机接口技术》第4章 存储器系统接口

1第4章存储器系统接口2目录4.1存储器的分类与技术指标4.2存储器接口设计步骤与方法4.3静态存储器的接口设计4.4动态存储器的接口设计4.516位和32位机中的存储器接口3概述与早期的以运算器为中心的计算机不同，现代计算机已形成了以存储器为中心的系统结构。存储器是计算机系统中的记忆设备，用来存放程序和数据。存储器和存储系统已成为影响整个计算机系统最大吞吐量的决定性因素。本章首先讲解存储器的分类和技术指标；存储器与CPU或单片机的接口方法，然后重点讲述存储器接口的片选逻辑设计，包括8位CPU与SRAM、DRAM、EPROM、EEPROM的接口设计，最后讲解以字节为寻址单位的存储系统中，16位、32位CPU与存储器的连接方法。44.1存储器的分类与技术指标4.1.1存储器的分类1．按存储介质分类

按照存储介质可以分为半导体存储器、磁表面存储器和光介质存储器。（1）半导体存储器存储元件由半导体器件组成的存储器叫半导体存储器。其优点是体积小、功耗低、存取时间短。其缺点是当电源消失时，所存信息也随即丢失，是一种易失性存储器。（2）磁表面存储器磁表面存储器是在金属或塑料基体的表面上涂一层磁性材料作为记录介质，工作时磁层随着磁体高速运转，用磁头在磁层上进行读写操作，故称为磁表面存储器。磁表面存储器按照磁体形状的不同，可分为磁盘、磁带和磁鼓。（3）光盘存储器。光盘存储器是应用激光在记录介质(磁光材料)上进行读写的存储器，具有非易失性的特点。光盘具有记录密度高、耐用性好、可靠性高和可互换性强等特点。

54.1.1存储器的分类2．按存取方式分类（1）随机存储器RAM(RandomAccessMemory)RAM是一种可读写存储器，其特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。计算机系统中的主存都采用这种随机存储器。由于存储信息原理的不同，RAM又分为静态RAM(以触发器原理寄存信息)和动态RAM(以电容充放电原理寄存信息)。（2）只读存储器ROM(ReadonlyMemory)只读存储器分为掩膜型只读存储器MROM（MaskedROM）、可编程只读存储器PROM(ProgrammableROM)、可擦除可编程只读存储器EPROM(ErasableProgrammableROM)、用电可擦除可编程的只读存储器EEPROM(ElectricallyErasableProgrammableROM)、以及近年来出现了的快擦型存储器FlashMemory。FlashMemory具有EEPROM的特点，而写入速度比EEPROM快得多。（3）顺序访问存储器。如果对存储单元进行读写操作时，需按其物理位置的先后顺序寻找地址，则这种存储器叫做顺序访问存储器。64.1.1存储器的分类3．按在计算机中的作用分类按在计算机系统中的作用不同，存储器又可分为主存储器、辅助存储器、缓冲存储器。主存储器的主要特点是它可以和CPU直接交换信息。辅助存储器是主存储器的后援存储器，用来存放当前暂时不用的程序和数据，它不能与CPU直接交换信息。两者相比主存速度快、容量小、每位价格高；辅存速度慢、容量大、每位价格低。缓冲存储器用在两个速度不同的部件之中，如CPU与主存之间可设置一个快速缓冲存储器，起到缓冲作用。74.1.2存储器的技术指标1．存储容量存储系统的存储容量通常用字节为单位的数字来表示。例如，某存储系统的存储容量为1K字节，即表示该存储系统具有1024个字节的存储单元。2．存储速度存储速度是由存取时间和存取周期来表示的。存取时间又叫存储器的访问时间(MemoryAccessTime)，它是指启动一次存储器操作(读或写)到完成该操作所需的全部时间。存取时间分读出时间和写入时间两种。83．负载要求用一定数量的半导体存储器芯片构成一个存储系统时，应考虑到这个系统对微处理器总线的负载要求。例如，系统要求有64K字节的存储容量，那么用各种不同的芯片都可以成这样的存储系统。但是，它们对地址总线(AB)和数据总线(DB)的负载要求是不一的，通常单片容量大的芯片对总线负载要求就低。

94．功耗要求对于小容量存储系统来说，功耗大小几乎是无关紧要的。但是，如果存储系统的容量达到几百到几千兆字节以上时，就不得不对它予以很好的注意了。功耗大的系统不仅对电源有较高的要求，而且由于大量存储器芯片集中在一起，散热也成为一个头痛的问。104.2存储器接口设计步骤与方法1.全地址译码选择方式2、局部地址译码选择方式3、线地址译码选择方式4、可编程逻辑译码电路114.2.1存储器接口的设计步骤1．分配各类芯片的存储空间根据系统的总体要求和内存分配图，具体确定程序区(常用ROM、EPROM、E2PROM芯片)、数据区及工作单元区(常用RAM芯片)的地址范围。2．选择合适的存储器芯片根据程序区、数据区和工作区的大小，以及系统对存储系统的要求，选择合适的存储器芯片。这时应该考虑的因素有：存取速度、芯片容量，对总线的负载要求、功耗、体积及价格等。3．确定存储器地址空间的选择方式确定了整个系统存储器地址分配情况以后，就可以具体地确定各存储器芯片的地址范围与编址安排。在设计存储器的地址译码器之前，还要根据系统的具体情况，确定地址的选择方式。存储器地址空间的译码选择方式一般有3种：线地址译码选择、局部地址译码(或称部分地址译码)选择和全地址译码选择。124、计算存储系统对总线负载要求一个存储系统往往是由多片存储器芯片及其附属电路构成的，它们都是微处理器总线的负载。而一般微处理器的总线负载是有限的(一般为一个标准TTL门输入的负载)，因此要根据每一块存储器芯片对总线的负载要求，再算出存储系统对总线的总的负载要求。5、核算存储系统的存储速度在系统选定了微处理器、时钟频率及存储器芯片后，应该对存储系统的速度加以核算。此时，应将存储器的存取时问，总线驱动及译码电路的延时时间，总线及芯片输入端的分布电容所引起的延时时间加起来，与微处理器要求的存取时间进行比较。如果前者小于后者，那么该存储系统能正常工作，否则就要采用额外措施。如降低微处理器的时钟频率、选择存取时间更短的存储器芯片，增加等待电路延长微处理器的存取时间等。136、合理地设计逻辑电路在存储系统接口设计中，进行芯片选择的译码电路是其重点和核心。为了简化逻辑电路，减少附加延时时间，应尽可能选用合适的集成电路芯片，以减少线路延时。例如，尽量选用集成3-8译码器作为地址译码器，而不要用“与非”、“或非”门等构成的多级逻辑电路来设计译码电路等。在速度较高的存储系统中，7、存储器的连接由于单片存储芯片的容量总是有限的，很难直接满足实际应用中总存储容量的需要，因此，必须将若干存储芯片连在一起才能组成足够容量的存储器，这就叫存储容量的扩展，在存储器进行扩展时，需要根据不同的扩展方式选择不同的存储器连接方法。具体连接方法在4.2.3进行讲述。144.2.2存储器接口的芯片选择方法一个存储系统通常由多片RAM、ROM或EPROM等芯片组成，每块芯片都有一定容量，要访问某个芯片内部某个地址的内容时，首先必须找到这个芯片。这就好比要在某个教室找到某位同学，首先必须知道他所在的教室编号。通常，我们把找到需要访问的芯片的过程称为芯片选择。每个芯片均设有一个芯片选择引脚（如或），当芯片选择引脚有效时（通常为地电平），才可以访问该芯片。因为芯片选择引脚的产生和CPU的地址相关联，因此芯片选择过程也称为片选地址译码。常用芯片片选地址译码方法包括：线地址译码选择、局部地址译码(或称部分地址译码)选择和全地址译码选择。151.全地址译码选择方式全地址译码选择方式（简称全译码方式）是利用存储器芯片内部地址之外的全部高位地址参与译码的一种方法。在全译码方式中，每个芯片的物理地址在存储空间内只对应一个逻辑地址，即逻辑地址与物理地址一一对应。例如，某16位地址计算机的地址线包括A0~A15，最大寻找空间为64KB，现在外接两块2764（8KB）芯片构成16KB存储器系统。因为访问2764的8KB存储器需要13位地址（A0~A12），如果将13位地址之外的全部高位地址（即A14~A15）参与译码进行片选的话，就构成了全译码方法。如图4-1所示。161.全地址译码选择方式CPU第1片27643-8译码器A0~A12A13~A15第2片2764D0~D7图4-1全译码方式示意图存储器的地址译码电路，可以用小规模组合电路来设计、也可使用集成专门译码器芯片（如74LS138、74LS139和74LS154等）和可编程逻辑器件（GAL、PAL和FPGA等）来设计。在74系列的集成电路器件中有很多器件都可以用来作为地址译码器，最典型的期间包括2-4译码器74LS139、3-8译码器74LS138和4-16译码器74LS154等。1774LS138引脚和外特性如图4-2工作方式如表4.1所示。

182、局部地址译码选择方式在某些小型的微机应用系统中，由于内存容量不大，存储器只占内存空间的一小部分。在这种情况下，为了简化地址译码器和其他附属电路，就可以采用局部译码方式。局部译码的特点是某些高地址线被省略而不参加地址译码。例如，在某计算机系统中，地址空间为64KB，存储器芯片采用8KB容量的6264芯片。在设计地址译码器时，地址线A15未参加译码（即A15=0或A15=1时，其逻辑空间均在该6264芯片的物理空间内），只有A13～A14这2条地址线参加译码。这时每块6264芯片(物理空间)将占有两个8KB的内存空间(逻辑空间)。19也就是说，内存空间发生了重叠现象，如图4-5所示给出了A13A14均为低电平时的空间重叠情况。从图中可以看到，连接到内存空间最低地址的那一块6264芯片，实际占有的内存地址空间为：0000H～1FFFH；8000H～9FFFH。它占有了两个8K的内存空间。A15A14-A12A11~A8A7~A4A3~A00/100000000000

00000/111111111111

1111地址线A15未参加译码20显然，如果有两条高地址线不参加地址译码，那么就会使4个存储空间发生重叠；3条高地址线不参加地址译码，则会产生8个重叠空间。重叠空间数满足下述关系：重叠空间数=2n

其中，n为不参加地址译码的高位地址线数。局部译码虽然可以简化地址译码电路，但是也付出了代价，使可使用的存储空间缩小了。在重叠空间中，只允许连接一块芯片，以确保内存单元使用的唯一性，否则会使存储器操作发生混乱。这种译码方式在小型计算机应用系统中得到了广泛的应用。213、线地址译码选择方式在微型或单片计算机中，如果存储器容量较小而地址空间足够大，也可以采用单一地址译码选择方式（俗称线选法）。线选法只使用少量的地址线和简单的门电路来产生片选信号，实现非常简单和方便。例如，图4-6所示给出了一种线地址选择方式。其中地址线A15选择第1片2764芯片，址线A14选择第2片2764芯片。这样，两片芯片的起始地址和终止地址如表4-3所示。2223根据图4-6的原理可知，A15和A14不能同时为低电平，否则两个芯片在使用数据总线D0~D7时会发生总线竞争。通过表4-3分析可知，芯片1的在A15=1和A14=0时选中，其逻辑地址空间为：8000H~9FFFH和A000H~BFFFFH；芯片2的在A15=0和A14=1时选中，其逻辑地址空间为：4000H~5FFFH和6000H~7FFFFH。244、可编程逻辑译码电路在进行存储器芯片选择过程中，可以使用中小规模集成电路（如与门、非门、与非门、或门等）或集成译码电路芯片实现。但由于这些芯片一旦引脚连接完成并制成电路板后，其功能就已经确定，不能更改。为了在制成电路板后能够更改电路功能，现在广泛采用可编程逻辑阵列器件（ProgramableLogicDevice，PLD）来实现译码。PLD是一种可以通过编程灵活实现一定逻辑关系的器件，包括可编程阵列逻辑PAL（ProgramableArrayLogic）、通用阵列逻辑GAL（GenericArrayLogic）等类型。PLD电路由“与门”阵列和“或门”阵列两种基本的门阵列组成。25264.2.3存储器接口的容量扩展方法存储器接口的容量扩展方法包括：位扩展字扩展位字扩展三种方法。下面具体讲述这三种存储器容量扩展方法27（1）位扩展位扩展是指增加存储字长。这就好修公路时拓宽公路，将4车道改成8车道，使得同时通过公路的车可以提高1倍是同一个道理。在字节寻址的计算机系统中，当存储器芯片每单元的位数少于8位时，需要进行位数的扩充（加大字长）以达到最少1个字节。位扩展的连接方式：将多片存储芯片的地址、片选、读写控制端并联，而数据端单独引出，然后连接到数据总线上。28（1）位扩展例如，2片1K×4位的芯片（如2114），可组成1K×8位的存储器。具体方法是将两片2114的地址线A9～A0、、分别连在一起，其中一片2114的4根数据线作为高4位D7～D4，另一片的4根数据线作为低四位D3～D0。这样，它便构成了一个1K×8位的存储器系统。如图4-9所示。将多片存储芯片的地址、片选、读写控制端并联，而数据端单独引出，然后连接到数据总线上。29（2）字扩展字扩展是指增加存储器字节的数量。其目的是当存储芯片的单元数不足时增加单元数。字扩展的连接方式：将各个芯片的地址线、数据线、读写控制端并联，片选端单独引出，连接到译码器的输出端（部分译码或全译码时），或直接连接到地址引脚上（线译码时）。30（2）字扩展例如，用2片8K×8位的存储芯片6264，可组成一个16K×8位的存储器，即存储字增加了一倍。在此，将A15用作片选信号进行线译码选择。其中一个6264芯片的片选直接连接到A15，另一个6264芯片的片选与A15反相后连接。由于存储芯片的片选输入端要求低电平有效，故当A15为低时，选中第1片芯片；当A15为高时，选中第2片芯片。31（2）字扩展第1片的地址范围：0XX0000000000000B~第2片的地址范围：1XX0000000000000B~32（3）字/位扩展字/位扩展是指既增加存储字的数量，又增加存储字长。字/位扩展的连接方式：先进行位扩展再进行字扩展。例如，用1K×4位的芯片组成4K×8位的存储器系统。解：先计算位扩展的芯片数，利用如下公式计算扩展需要的芯片数。芯片数=公式中的2（片）表示位扩展部分是2片芯片扩展到8位；4（组）表示字扩展容量需要4组，容量提高4倍。即每2片构成1K×8位的存储器，4组两片便构成4K×8位的存储器。33（3）字/位扩展地址范围？片内地址？A15~A12=？344.3静态存储器的接口设计在微机应用（或控制）系统中，为了简化存储器系统设计，通常采用静态存储器芯片构建存储器系统。35静态存储器的接口设计例如，某存储器系统与8088微处理器连接，由2片28C64构成了16KB的系统程序区，存放系统程序（如PC计算机的BIOS），由4片62256构成了128KB的用户程序区，存放用户程序和数据。为了完成该存储器系统设计，下面首先简要介绍HM62256和28C64芯片的特性，然后介绍该存储器系统的接口设计。36HM62256和28C64芯片6225637HM62256和28C64芯片在实际的系统中，由于使用8088CPU，程序入口必须为FFFF0H，程序存储器芯片必须有一个覆盖上述地址范围。因此，我们假设将2片28C64构成了16KB的系统程序区，分配到如下空间：28C64(1#)：FC000H~FDFFFH28C64(2#)：FE000H~FFFFFH38HM62256和28C64芯片如果考虑8086的中断向量存储问题，必须有一片RAM芯片安排在00000H~1FFFFH范围。现在不考虑上述因素，假设4片62256构成的128KB的用户数据区的地址范围为：62256(1#)：D0000H~D7FFFH62256(2#)：D8000H~DFFFH62256(3#)：E0000H~E7FFFH62256(4#)：E8000H~EFFFFH39静态存储器的接口设计（1）与数据总线的连接构成存储器系统的各个存储器芯片字长均为8位，8088的数据总线也是8位，故只要将存储器芯片的数据引脚与数据总线一一连接即可。（2）与地址总线的连接通常情况下需要根据存储器芯片的容量将地址总线分成两部分，低位部分与存储器芯片的引脚直接连接，用于选择其中的存储单元。高位部分则用来产生存储器芯片的片选信号。40静态存储器的接口设计（2）与地址总线的连接8088的地址总线是20根，而每片62256的容量是32KB，其片内地址为A14~A0共15根，CPU的A14~A0与62256的每个地址引脚直接连接即可，而芯片外高位地址A19~A15则需要通过3-8译码器74LS138来产生片选信号，选择每片62256芯片。同样的道理，28C64的片内地址为A12~A0，其与8086的对应地址直接连接即可，而芯片高位地址A19~A13用来译码选择每片28C64。（3）与控制总线的连接除了片选信号外，控制总线通常包括读/写信号、IO设备与存储器选择信号等。读/写信号直接与存储器芯片的读/写引脚连接，而IO设备/存储器选择信号常与地址信号一起产生片选信号。41静态存储器的接口设计（4）全译码片选信号的产生通过对SRAM和EEPROM所占用内存空间进行分析，可以得到每个芯片的起始地址和结束地址，列示于表4-5中。其中，EEPROM的存储空间中，片内地址为A12~A0，片外地址为A19~A13；SRAM的存储空间中，片内地址为A14~A0，片外地址为A19~A15；上述两部分芯片的外部地址各自参加译码，进行芯片选择。42静态存储器的接口设计43静态存储器的接口设计但进一步分析表4-3可以发现，只有在A19A18=11时，8088才能访问上述芯片。而当A17、A16和A15为111时可选中2片28C64芯片（具体哪一片可以通过A13、A14来区分），当A17、A16和A15为010、011、100和101时，则选中不同的62256芯片。为此，我们可以通过74LS138芯片来实现上述芯片的选择。44静态存储器的接口设计45静态存储器的接口设计46典型例题求解【例1】用1K×1位的SRAM芯片组成16K×8位的存储器系统，需要多少个芯片？分为多少组？共需多少根地址线？地址线如何分配？试画出与CPU的连接框图。47484.4动态存储器的接口设计由于DRAM使用电容存储电荷，和SRAM、ROM相比，需要引入刷新电路。与SRAM不同，DRAM与微处理器的连接通常包括行、列地址产生电路、和信号产生电路、刷新电路等三部分。49504.516位和32位机中的存储器接口在16位或32位计算机机中，由于数据总线为16位或32位，因此允许微处理器对主存储器按字（16位）或双字（32位）进行访问，也要允许按字节（8位）进行访问。4.5.116位CPU中的存储器接口设计4.5.232位CPU中的存储器接口设计51偶存储体和奇存储体由于8086的数据总线是16位的，因此，访问存储器时既可以按字节方式，也可以按字方式访问1MB存储空间。为了实现这种要求，8086系统中的1MB的存储器分成了两个512KB的存储体，分别称为偶存储体和奇存储体。偶存储体与数据总线的低8位D7~D0连接，而奇存储体与数据总线的高8位D15~D8连接，两个存储体采用字节交叉方式编址。图4.31给出了8086访问偶存储体和奇存储体的电路连接方法。表4.11给出了8086访问存储器的选中方式。524.5.116位CPU中的存储器接口设计538086对存储器的访问（1）对一个字节的访问在访问一个字节时，无论给出的是偶地址还是奇地址，都只需要一个总线周期就可以完成。MOVAH,[8000H]MOVAH,[8001H]（2）对一个字的访问在对齐的情况下，8086给出20位偶地址（其中A0=0），并且使信号有效，则同时对两个存