第七章以微处理器为核心的电子信息系统设计

2023/3/14电子系统设计厦门理工学院通信工程系17.4通信与接口标准2023/3/14电子系统设计厦门理工学院通信工程系27.4通信与接口标准RS-232RS-422/RS－485SPII2C1-Wire2023/3/14电子系统设计厦门理工学院通信工程系3RS-232标准RS-232-C是美国电子工业协会EIA（ElectronicIndustryAssociation）制定的一种串行物理接口标准。RS是英文“推荐标准”的缩写，232为标识号，C表示修改次数。RS-232-C总线标准设有25条信号线，包括一个主通道和一个辅助通道，在多数情况下主要使用主通道，对于一般全双工通信，仅需几条信号线就可实现，如一条发送线、一条接收线及一条地线。2023/3/14电子系统设计厦门理工学院通信工程系4RS-232连接器2023/3/14电子系统设计厦门理工学院通信工程系5RS-232标准RS-232-C标准规定的数据传输速率为每秒50、75、100、150、300、600、1200、2400、4800、9600、19200波特。RS-232-C标准规定，驱动器允许有2500pF的电容负载，通信距离将受此电容限制，例如，采用150pF/m的通信电缆时，最大通信距离为15m；若每米电缆的电容量减小，通信距离可以增加。传输距离短的另一原因是RS-232属单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于20m以内的通信。2023/3/14电子系统设计厦门理工学院通信工程系6RS-232电平转换单片机中的串口一般就是符合RS-232的协议标准，但是电平通常为5V或3.3V标准。而PC机的RS-232电平标准为10V如果单片机要与PC通信要经过电平转换，常见的电平转换接口器件为MAX232。往PC往单片机2023/3/14电子系统设计厦门理工学院通信工程系7串行通信接口电路的内部结构电路以异步工作方式为主，但也能工作在同步模式下。可以有8位和9位两种格式。发送波特率通过波特率设定寄存器控制。根据电路功能需要，将电路划分位为波特率发生器、发送模块和接收模块。微控制器核通过读写状态与控制寄存器来控制模块的行为，接口十分方便。2023/3/14电子系统设计厦门理工学院通信工程系8串行通信接口电路的内部结构波特率发生器实质上就是一个可控分频器，它能按用户的需求产生发送和接收时钟脉冲。异步方式时，发送时钟脉冲的间隔和发送波特率是一样的。接收时钟脉冲的频率是波特率的16倍。同步方式时钟脉冲是占空比为50%的方波2023/3/14电子系统设计厦门理工学院通信工程系9串行通信接口电路的内部结构发送模块的内部主要由发送控制位，发送寄存器，移位寄存器，发送位数计数器，中断申请产生逻辑等组成。首先应使能发送，然后一旦将发送数据写入发送寄存器。如果当前没有在发送，则发送模块将立即把发送寄存器中的数据送入它内部的发送移位寄存器。并在随后的波特率脉冲有效时开始发送。只要发送寄存器为空，中断申请就有效，只有写发送寄存器信号可以清空发送中断申请。2023/3/14电子系统设计厦门理工学院通信工程系10串行通信接口电路的内部结构接收模块相对复杂，因为它工作于被动方式，必须能够准确地判断出接收何时开始，并且在合适的时机对数据进行采样并接收。接收模块主要由起始位检测，采样计数器，数据位判断逻辑，接收移位寄存器，位计数器，接收缓冲FIFO，接收控制位，中断申请和状态产生逻辑等组成。起始位检测器不停地检测信号线，一旦发现前后采样的电平符合空闲位—起始位跳变便立即开始接收。随后，内部的采样计数器就开始不停地从0--15计数，这个计数器是同步于内部接收时钟，它计满一周的时间正好是设定波特率间隔。2023/3/14电子系统设计厦门理工学院通信工程系11串行通信接口电路的内部结构当采样计数器正好计到7，8，9三位时，接收模块就对当前位进行采样。这可以保证在数据位中央进行采样。接收模块工作开始后，接收的第一位为起始位应为“0”，如果是“1”，电路将拒绝接收随后的数据。当前位的值用多值判决法进行表决，即三值中有两个以上0即判本次接收为0，反之判为1。接收用FIFO做缓冲，非常便于微控制器核读出，其深度可自由设定。当FIFO中有新接收到的数据时，中断申请就有效，直到将数据全部读出才会清中断。2023/3/14电子系统设计厦门理工学院通信工程系12串行通信接口电路的内部结构串行通信口工作时FPGA内部波形图2023/3/14电子系统设计厦门理工学院通信工程系13RS-422/RS-485标准RS-422、RS-485与RS-232不一样，数据信号采用差分传输方式，也称作平衡传输，它使用一对双绞线，将其中一线定义为A，另一线定义为B。通常情况下，发送驱动器A、B之间的正电平在+2～+6V，是一个逻辑状态，负电平在-2～6V，是另一个逻辑状态。另有一个信号地C。2023/3/14电子系统设计厦门理工学院通信工程系14RS-422/RS-485标准RS-422（EIARS-422-A标准）是用在苹果的Macintosh电脑上的串行接口，而RS-485（EIA-485标准）通常用在IBM-PC兼容机上。RS-485是RS-422的扩展集，也就是说所有RS-422设备都可以用RS-485来控制。这两种协议都支持多点通讯，但是RS-485在RS-422的基础上作了改进扩充，同一总线上的最大设备数量由422支持的10个变成32个。对于这两种串行通讯协议，都需要自己添加终端匹配电路。2023/3/14电子系统设计厦门理工学院通信工程系15RS-422/RS-485标准在RS-485中还有一“使能”端，而在RS-422中这是可用可不用的。“使能”端是用于控制发送驱动器与传输线的切断与连接。当“使能”端起作用时，发送驱动器处于高阻状态，称作“第三态”，即它是有别于逻辑“1”与“0”的第三态。2023/3/14电子系统设计厦门理工学院通信工程系16RS-422/RS-485标准

接收器也作与发送端相对的规定，收、发端通过平衡双绞线将AA与BB对应相连，当在收端AB之间有大于+200mV的电平时，输出正逻辑电平，小于-200mV时，输出负逻辑电平。接收器接收平衡线上的电平范围通常在200mV至6V之间。2023/3/14电子系统设计厦门理工学院通信工程系17RS-232、RS-422、RS-485的区别2023/3/14电子系统设计厦门理工学院通信工程系18RS-232、RS-485转换电路RS-485的接口芯片包括MAX485、SP485、751762023/3/14电子系统设计厦门理工学院通信工程系19思考RS-232与RS-485的主要区别是什么？RS-232的发送和接收电路主要包含那些模块？ 这些模块的主要功能是什么，试用VHDL语言写一个RS-232接收和发送电路，并构建Testbench仿真，功能要求如下：STM32可以将波特率和发送数据写入该电路。写入后与内部时钟同步发送。当外面有数据输入时自动接收，并且向STM32申请中断。其他功能。（可以参考一种单片机串口功能）。2023/3/14电子系统设计厦门理工学院通信工程系20SPI接口SPI接口的全称是“SerialPeripheralInterface”,意为串行外围接口,是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM,FLASH,实时时钟,AD转换器等SPI接口是在CPU和外围低速器件之间进行同步串行数据传输,在主器件的移位脉冲下,数据按位传输,高位在前,地位在后,为全双工通信,数据传输速度总体来说比I2C总线要快,速度可达到几Mbps。2023/3/14电子系统设计厦门理工学院通信工程系21SPI接口SPI接口是以主从方式工作的,这种模式通常有一个主器件和一个或多个从器件,其接口包括以下四种信号：

（1）MOSI–

主器件数据输出,从器件数据输入

（2）MISO–

主器件数据输入,从器件数据输出

（3）SCLK–

时钟信号,由主器件产生

（4）/SS

–

从器件使能信号,由主器件控制

在点对点的通信中,SPI接口不需要进行寻址操作,且为全双工通信,显得简单高效。2023/3/14电子系统设计厦门理工学院通信工程系22SPI接口在多个从器件的系统中,每个从器件需要独立的使能信号,硬件上比I2C系统要稍微复杂一些。

2023/3/14电子系统设计厦门理工学院通信工程系23SPI接口SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位,在主器件产生的从器件使能信号和移位脉冲下,按位传输,高位在前,低位在后。如下图所示,在SCLK的下降沿上数据改变,同时一位数据被存入移位寄存器。

2023/3/14电子系统设计厦门理工学院通信工程系24SPI接口SPI接口内部硬件图示：

SPI接口的一个缺点：没有指定的流控制,没有应答机制确认是否接收到数据。2023/3/14电子系统设计厦门理工学院通信工程系25SPI工作模式SPI一共有四种模式，它们的主要区别是总线空闲时SCK的时钟状态以及数据采样时刻，即“时钟极性CPOL”和“时钟相位CPHA”。CPOL是指空闲状态SCK信号线的电平信号(即SS线为高电平时SCK的状态)。CPOL=0时，SCK在空闲状态时为低电平，CPOL=1时，则相反。时钟相位CPHA是指数据的采样的时刻，当CPHA=0时，MOSI或MISO数据线上的信号将会在SCK时钟线的“奇数边沿”被采样。当CPHA=1时，数据线在SCK的“偶数边沿”采样。

2023/3/14电子系统设计厦门理工学院通信工程系26SPI接口电路的设计SPI模块内部可以分为控制寄存器，时钟分频器，时钟沿发生器，缓冲寄存器，发送/接收移位寄存器，中断申请与状态位发生逻辑等，微控制器通过写控制寄存器来控制模块行为，接口十分方便。不管发送还是接收，启动电路的方法都是往缓冲寄存器里写数据。8位数据发送完毕后，移位寄存器中的数据会被装入缓冲寄存器并申请中断。2023/3/14电子系统设计厦门理工学院通信工程系27SPI接口电路的设计实际SPI接口工作波形图2023/3/14电子系统设计厦门理工学院通信工程系28思考SPI协议包含那些内容包括硬件连接和通信协议）？SPI协议的主要优点和缺点是什么？编写用STM32的IO口仿真SPI协议的程序？试用VHDL语言写一个SPI电路，并仿真，功能要求：STM32可以将发送速率控制字和发送数据写入该电路。写入后立刻发送。当外面有数据输入时自动接收，接收若干字节后STM32申请中断。其他功能（可以参考一种带SPI接口的单片机）。2023/3/14电子系统设计厦门理工学院通信工程系29I2C总线I2C总线是PHILIPS公司推出的一种芯片间通信协议标准。I2C协议只有二根线，一根为数据线SDA，另一根为时钟线SCL，连接十分简洁。所有参与通信的器件的SCL和SDA线都连在一起。空闲状态时所有器件的IO口为高阻态，并上拉至高电平。发送数据的器件将总线拉低实现了总线上的数据跳变。2023/3/14电子系统设计厦门理工学院通信工程系30I2C总线I2C总线数据在CPU与被控IC之间、IC与IC之间进行双向传送，标准I2C最高传送速率100kbps。高速I2C速率可达1Mbps。每个并联在总线上的模块都有唯一的地址，在信息的传输过程中，I2C总线上并接的每一模块电路可以是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。2023/3/14电子系统设计厦门理工学院通信工程系31I2C总线I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是，它支持多主控(multimastering)，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。2023/3/14电子系统设计厦门理工学院通信工程系32I2C总线I2C总线在传送数据过程中共有四种类型信号，它们分别是：开始信号、结束信号、数据和应答信号。开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。

结束信号：SCL为低电平时，SDA由低电平向高电平跳变，结束传送数据。数据：在SCL为低电平期间SDA允许变化，在SCL为高电平期间SDA应保持稳定。

2023/3/14电子系统设计厦门理工学院通信工程系33I2C总线应答信号：在发送、接收完8bit数据后，第9位的时刻发送IC必须释放总线、接收IC必须将总线拉低，表示已收到数据。若发送器件未检测到低电平信号，可以判断为出现故障。总线仲裁：带有仲裁功能的I2C总线上允许出现多个主控器件。各主控器件再发送数据的过程中会一直监视总线，如果写“1”（即保持高阻态）时发现总线的状态是“0”，表明有其它器件在竞争总线，这时先发现竞争的器件将退出主控状态进入Slave状态。2023/3/14电子系统设计厦门理工学院通信工程系34I2C接口电路的内部结构如果在时钟为高电平期间数据位有改变，表明这是个起始位（数据线低跳变）或停止位（数据线高跳变）。每次传送完一字节后都由数据接收方发送应答位。I2C总线的应答是低电平有效，发送器在应答位时刻必须释放总线（变为高阻态）以便让接收器发应答位。2023/3/14电子系统设计厦门理工学院通信工程系35I2C接口电路的内部结构为了使设计更有层次性，符合结构模块化设计的原则，将I2C总线主控器的硬件结构分为底层收发送器和第二层控制模块。其中底层收发器负责具体的收发工作，而控制模块负责与微控制器接口，并产生各种控制动作。2023/3/14电子系统设计厦门理工学院通信工程系36I2C接口电路的内部结构对底层收发器模块的设计要求是，能产生起始、停止位，能进行数据位的总线读写及简单的总线仲裁。根据I2C总线上具体的SCL，SDA电平组合我们将其状态分为：起始、读、写和结束状态。每个大状态由几个小状态构成。SDA、SCL线在这几个小状态中按I2C总线的要求变化，从而给出相应的两线电平组合，来完成收发任务。例如，写数据状态可以细分为：空闲态，信号电平同前一状态。写1态，拉低SCL，数据送SDA。写2态，拉高SCL，保持数据。写3态，保持高SCL，保持数据。写4态，拉低SCL，保持数据。2023/3/14电子系统设计厦门理工学院通信工程系37I2C接口电路的内部结构控制器由控制和状态寄存器，控制状态机，中断和状态信号产生逻辑等组成。控制器根据微控制器写入控制寄存器的命令动作并进入相应状态，如空闲态、起始、写总线、读总线、应答、结束等，每一状态都调用相应的位收发器完成实际的发送/接收。2023/3/14电子系统设计厦门理工学院通信工程系38I2C接口电路的内部结构I2C工作时FPGA内部波形图2023/3/14电子系统设计厦门理工学院通信工程系39思考I2C协议包含那些内容（包括硬件连接和通信协议）？I2C协议的主要优点和缺点是什么？编写用STM32仿真I2C接口功能的程序。试用Verilog语言写一个I2C电路，功能要求：STM32可以将发送控制字和发送数据写入该电路。写入后立刻发送。当外面有数据输入时自