74芯片系列功能

-.z.功能表74170、74LS1704×4存放器阵〔OC〕读/写寻址分开，可同时进展读和写；存放时间典型值20ns组成4位4字；可扩展到n位1024字；集电极开路输出；74LS670与本电路相似，只是为三态输出。写功能表74172多口存放器阵〔三态〕独立的读写地址可同时进展读写；每个都采用2位8字构造；三态输出。74173、74LS173、74HC173、74C1734位D型存放器〔三态〕功能表74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174六D型触发器〔带去除端〕功能表74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175四D型触发器〔带去除端〕功能表74176可预置十进制计数器功能表十进制〔BCD〕二—五混合进制74178、741794位并行存取移位存放器178、179功能表74180、74HC1809位奇偶数发生器/校验器功能表74181、74LS181、74S181、74F181、74HC181算术逻辑单元/功能发生器能实现两个4位字的16种二进制算术运算及16种逻辑运算〔见表a和表b〕；当与74182、74S182或74HC182超前进位电路共同使用时，可完成高速算术运算；假设该电路引脚名称如引脚表所示，则可兼容有效高或有效低数据；该电路也可用作比拟器，A=B输出是集电极开路。功能表引脚表74182、74S182、74F182、74HC182超前进位发生器74H183、74LS183、74HC183双进位保存全加器功能表〔每个加法器〕74184BCD二进制转换器BCD—二进制转换器;可编程产生BCD9的补码或BCD10的补码。BCD二进制转换器功能表BCD9或10的补码转换器功能表74185A二进制—BCD转换器引脚图与74184一样。功能表74190、74LS190、74F190、74ALS190、74HC190可预置BCD十进制同步可逆计数器〔带方式控制〕功能表74191、74LS191、74F191、74ALS191、74HC191可预置二进制同步可逆计数器〔带方式控制〕引脚图与74190一样。功能表74192、74L192、74LS192、74F192、74ALS192、74HC192、74C192可预置BCD十进制同步可逆计数器〔双时钟带去除〕功能表74193、74L193、74LS193、74F193、74ALS193、74HC193、74C193可预置4位二进制同步可逆计数器〔双时钟带去除〕引脚图与74192一样。功能表74194、74L194、74F194、74S194、74HC1944位双向通用移位存放器典型最高时钟频率：74194、74LS194A为36MHz，74S194为105MHz，74HC194的典型工作频率为454MHz。功能表74195、74LS195A、74F195、74S195、74HC195、74C1954位并行存取移位存放器典型最高时钟频率：74195、74LS195A为39MHz，4S195为105MHz，74HC195的典型工作频率为45MHz。功能表74196/74197、74LS196/197、74S196/197可预置十进制/二进制计数器196可进展BCD进制、二—五进制计数，197为二进制计数。功能表741988位移位存放器并行存放；右移〔方向QA到QH〕；左移〔方向QH到QA〕；制止时钟。功能表741998位移位存放器并行存放；移位〔方向QA到QH〕；制止时钟。功能表74221、74LS221、74HC221、74C221双单稳态多谐振荡器〔有施密特触发器〕引脚图与74LS123一样。功能表74S2264位并行锁存总线收发器系统总线控制器用的通用收发器；双排4位透明锁存器；三态输出直接驱动总线总线控制功能表输出控制功能表74HC237、74ALS237、74HCT2373-8线译码器〔带地址锁存〕功能表74HC238、74HCT2383-8线译码器/多路分配器功能表74HC239双2-4线译码器/多路分配器功能表74LS240、74F240、74ALS240、74HCT240、74S240、74HC240、74C240八反相缓冲器/线驱动器/线接收器〔三态〕当/1G和/2G同时为H时，Y=高阻；当/1G和/2G同时为L时，Y=/A。74LS241、74F241、74ALS241、74HCT241、74S241、74HC241八缓冲器/线驱动器/线接收器〔三态〕当/1G为H、/2G为L时，Y=高阻；当/1G为L、/2G为H时，Y=A。74LS242/243、74F242/243、74ALS242/243、74HCT242/243、74HC242/243、74C242/243四总线收发器〔三态〕/线驱动器可在数据总线之间进展双通道异步通讯；控制输入端的状态既决定数据流的方向又决定数据口的模式；242为三态反相输出。功能表〔74LS242/243〕功能表〔74HC242/243〕74LS244、74F244、74ALS244、74HCT244、74S244、74HC244、74C244八缓冲器/线驱动器/线接收器〔三态〕当/1G、/2G为H时，Y=高阻；当/1G、/2G为L时，Y=A。74LS245、74F245、74ALS245、74HCT245、74HC245八缓冲器〔三态〕/线驱动器74246、74247、74LS247BCD—七段译码器/驱动器低有效，集电极开路输出直接驱动显示器；有灯测试装置；前沿/后沿零熄灭；能调节灯光强度；246耐压为30V，247耐压为15V；74246与7446、74247与7447字形不同，其他一样，因而可以互换。功能表74248/249、74LS248/249BCD—七段译码器/驱动器有驱动灯缓冲器的有效高电平输出；有灯测试装置；前沿/后沿零熄灭；能调节灯光强度；248为有升压电阻，249为集电极开路输出，引脚图与74246一样。功能表74251、74LS251、74F251、74ALS251、74S251、74HC2518选1数据选择器/驱动器〔三态〕功能表74LS253、74S253、74F253、74ALS253、74HC253双4选1数据选择器〔三态〕功能表74LS256、74F256双4位可寻址锁存器功能表74LS257A、74F257、74ALS257、74S257、74HC257四2选1数据选择器〔三态、同相〕三态输出直接与系统总线接口，74LS257A吸收电流比74LS257大两倍。功能表74LS258A、74F258、74ALS258、74S258、74HC258四2选1数据选择器〔三态、反相〕三态输出直接与系统总线接口，74LS258A吸收电流比74LS258大两倍。功能表74259、74LS259、74F259、74ALS259、74HC2598位可寻址存放器功能表8位并行输出存贮存放器存贮时进展串并行转换；异步并行去除；有效高电平译码器；可扩展成n位应用；有四种不同的功能模式。锁存选择表74LS260、74S260、74F260双5输入或非门Y=/A+B+C+D+E。74LS2612×4位并行二进制乘法器5位积一般26ns；同步操作锁存输出；可扩展成m位×n位运用。功能表74265四互补输出电路单元1和4；Y=/A，W=A；单元2和3；Y=/AB,W=AB。74LS266、74HC266四2输入异或非门〔OC〕Y=/A⊕B=A"B＋/A"/B。74273、74LS273、74S273、74F273、74ALS273、74HC273八D型触发器〔带去除端〕功能表74S2744×4位二进制乘法器〔三态〕三态输出：在45ns〔典型〕内给出8位乘积；可给出位n位×n位二进制数因数积；当任一〔或两个〕G输入为高时，则所有八个输出都截止。74276四J-K触发器有滞后作用的负沿触发，时钟是独立的，滞后电压一般为200mV;典型时钟输入频率50MHz；缓冲输出。功能表742784位级联优先存放器〔输出可控〕锁存数据输入，优先输出门。功能表74279、74LS279、74HC279四/R—/S锁存器双嵌位输入，图腾柱输出。功能表74LS280、74S280、74F280、74ALS280、74HC2809位奇偶数产生器/校验器功能表74S2814位并行二进制累加器有15种算术/逻辑操作；有全部移位功能；可扩展成处理全超前进位的n位字。算术功能表逻辑功能表移位模式功能表74283、74LS283、74S283、74F283、74HC2834位二进制全加器〔带超前进位〕功能与7483A、74LS283A一样，只是表与7483A一样。742844×4位并行二进制乘法器〔产生高位积〕OC输出，产生高位积；一般在40ns内实现两个二进制数的位积乘法；可扩展成N位×n位应用，16位积一典型70ns、32乘积一典型103ns。742854×4并行二进制乘法器〔产生低位积〕OC输出，产生低位积；74284和74285可作为一组来使用；4×4以一些局部乘积用全加器合计。74290、74LS290十进制计数器二分频和五分频；有门置零及门置9输入。电性能和功能分别与7490A和74LS290A一样，只是改变了引线排列。BCD计数时序二—五混合进制复位/计数功能表74LS292、74HC292可编程分频器/数字定时器〔最大231〕链式计数分频；从22的231数字程序。功能表74293、74LS293、74HC2934位二进制计数器二分频和八分频：有门置零输入。电性能和功能分别与7493A和74LS93一样，只是改变了引线排列。计数时序复位/计数功能表74LS294、74HC294可编程分频器/数字定时器〔最大215〕链式计数分频；从22的215数字程序。功能表74LS295B4位双向通用移位存放器〔三态〕吸收电流三倍于LS295A；并行输入，并行输出；三种操作模式，并行存放、右移〔方向QA到QD〕、左移〔方向QD到QA〕。功能表74LS2977数字锁相环功能表〔边沿控制相位检验器〕功能表〔异或逻辑相位检验器〕K控制端功能表74298、74LS298、74F298、74HC2984位2选1数据选择器〔存放器输出〕功能表74LS299、74S299、74F299、74ALS299、74HC2998位双向通用移位/存贮存放器有多路输入/输出线；四种工作模式，保持〔存贮〕、左移、右移、送数；三态输出直接驱动总线；74LS323与本电路相似，但有同步去除。功能表74LS320晶体控制振荡器晶体控制振荡器/时钟脉冲，工作频率范围1Hz～20MHz；TTL电平2相输出，高电平〔5V-12V〕2相输出。74LS321晶体控制振荡器与74LS320相类似，但有两个TTL电平减计数输出F/2和F/4。74LS322/74F322带符号扩展的8位移位存放器多路输入/输出；三态输出直接驱动总线；有符号扩展功能；直接无条件去除。功能表74LS323、74S323、74F323、74ALS323、74HC3238位通用移位/存贮存放器有多路输入/输出线；四种工作模式，保持〔存贮〕左移、右移、送数；三态输出直接驱动总线；74LS299与相电路相似，但有异步复位。功能表74LS324压控振荡器〔双相输出、允许控制〕输出频率由外接元件决定；可在30～120Hz之间任一频率下工作；假设在频控和范围输入端加2伏电压，则输出频率近似为〔10-4CE*T〕有互补输出。74LS325双压振荡器〔双相输出〕有两个独立的压控振荡器；输出频率由外接元件决定；可在0.12Hz和30MHz之间任频率下工作；有互补输出。74LS326双压控振荡器〔双向输出、允许控制〕两个独立的压控振荡器；输出频率由外接元件决定；可以0.12Hz和30Hz之间任一频率下工作；有允许输入端；有互补输出。74LS327双压控振荡器〔单相输出〕两个独立的压控振荡器；输出频率有外接元件决定；可在0.12Hz和30MHz之间任意频率下工作。74S340、74S341、74S344八缓冲器/线驱动器〔三态〕引脚图分别与74LS240、74LS241、74SL244一样。功能表〔74LS340〕功能表〔74LS341〕功能表〔74LS344〕74LS347BCD—七段译码器/驱动器是74LS347R的抵压型；集电极开路输出，直接驱动指示器；有灯测试；前沿/后沿零灭灯；能调节灯产亮度；有效低电平输出；吸收电流24mA，驱动器输出最大电压7V，电流35mA。引脚图和功能表与74LS47一样。74LS3488-3线优先编码器〔三态〕将8个数据线编码为3线二进制〔八进制〕。功能表74351双8选1数据选择器〔三态〕功能表74LS352、74F352、74ALS352、74HC352双4选1数据选择器〔反相〕74LS153的反相输出型。功能表74LS353、74F353、74ALS353、74HC353双4选1数据选择器〔三态、反相〕74LS253反相输出型。功能表74LS354/356、74HC354/3568选1数据选择器〔三态、带地址锁存〕三态输出；带地址锁存；数据存放器可选择锁存〔354〕或边沿触发〔356〕。功能表74LS362四相时钟发生器/驱动器用作TMS9900或其他微处理的时钟发生器/驱动器；高电平四相输出；互补TTL四相输出；由晶体或电容控制的自给振荡器；可外接振荡器；使复位信号同步的施密特触发输入的时钟D型触发器。74LS363八D锁存器〔三态〕VOH电平最小3.65V；74LS363与本电路相似，只是典型VOH最小为2.4V。功能表74LS364八D触发器〔三态〕边沿触发D型触发器；VOH电平最小3.65V；74LS374与本电路相似，只是典型VOH最小为2.4V。功能表74365A/366A、74LS365A/366A、74F365A/366A、74HC365A/366A六缓冲器/总线驱动器〔三态〕三态输出；365为同相数据输出；366为反相数据输出；/G1、/G2为公共控制。功能表74367A/368A、74LS367A/368A、74F367A/368A、74HC367A/368A六缓冲器/总线驱动器三态输出；367为同相输出；368为反相输出；G1非控制四个门〔1～4〕，G2非控制其余二个门。功能表74LS373、74ALS373、74HCT373、74HC373、74S373、74F373、74C373八D触发器〔三态〕三态输出；置数全并行存取；缓冲控制输入；时钟脉冲正沿触发；74LS363与74LS373相似，只是具有与MOS接口较高的VOH。功能表74LS374、74ALS374、74HCT374、74HC374、74S374、74F374、74C374八D触发器〔三态〕三态输出；置数全并行存取；缓冲控制输入；时钟脉冲正沿触发；74LS364与74LS374相似，只是具有与MOS接口较高的VOH。功能表74LS375、74HC3754位双稳态D型锁存器电性能和功能与74LS75一样，只是引脚排列不同。功能表〔每个触发器〕74376四J-K非触发器全缓冲输出；典型时钟输入频率45MHz。功能表〔每个触发器〕74LS377、74F377、74S3777八D触发器74**273与本电路相似，只是有一个公共允许，而不是公共去除器。功能表〔每个触发器〕74LS378、74F378、74S378、74HC378六D触发器74**174与本电路相似，只是有一个公共允许，而不是公共去除器。功能表与74LS377相似。74LS379、74F379、74S379、74HC379八D触发器74**175与本电路相似，只是有一个公共允许，而不是公共去除器。功能表〔每个触发器〕74LS381/382、74F381/382、74S381算术逻辑单元/功能触发器〔8个功能〕全并行4位算术逻辑单元；74LS381的G和P输出具有超前进位级联；74LS382具有动态进位〔+4〕和溢出〔OVR〕输出。与74LS382引脚图相比拟，74LS382的第13、14脚分别为OVR和+4。功能表74LS384、74F384、74HC3848位×1位2的补码乘法器2的补数乘法；仅乘绝对值；可级联到任意位；8位被乘数据串行输出；LS384的典型最高时钟频率40MHz；级联时，将一个电路的Σ输出接后一电路的K输入，用模式输入指示哪个电路包含有最高位。功能表74LS385、74F385四串行加法器/减法器缓冲时钟脉冲和直接去除输入；2的补数独立加/减；四个独立的和〔Σ〕输出，每个都与受S÷/A控制端控制的各自的A与B输入有关。功能表74LS386、74HC386四2输入异或门Y=A⊕B=74390、74LS390、74HC390双4位十进制计数器二—五进制或BCD；7409A和7LS90的两种型号；A和B触发器都有独立的时钟，可构成两个分频和两个分频计数器；高电平去除，置所有4个输出为低电平。BCD计数时序二—五混合进制74393、74LS393、74HC39