电子密码锁课程设计本报告

千里之行，始于足下。第2页/共2页精品文档推荐电子密码锁课程设计本报告名目

摘要2

第1章课题设计背景3

1.1EDA技术介绍3

1.2硬件描述语言VHDL4

1.3QuartusⅡ设计软件的简介4第2章系统设计总述5

2.1设计要求6

2.2设计方案6

2.3

2.4整体组装设计原理图8第3章单元模块程序设计9

3.1电子密码锁系统输入模块9

3.1.1输入模块程序9

3.1.2输入模块元件11

3.1.3输入模块仿真12

3.2电子密码锁系统操纵模块12

3.2.1操纵模块程序12

3.2.2操纵模块元件14

3.2.3操纵模块仿真15

3.3电子密码锁系统显示模块15

3.3.1显示模块程序15

3.3.2显示模块元件16

3.3.3显示模块仿真16第4章收获与体验17参考文献18

摘要

随着人们日子水平的提高，怎么实现家庭防盗这一咨询题也变的尤其的突出，传统的机械锁由于其构造的简单，被撬的事件屡见别鲜，电子锁由于其保密性高，使用灵便性好，安全系数高，收到了广阔的用户的青睐。

电子电路设计常用的办法是实验设计法，普通都包括设计法案提出、方案验证、方案修改3个时期。传统的实验设计法通常采纳手工接实验电路来完成，往往需要通过试验和修改的反复过程，直到设计出正确的电路。随着电子和计算机技术的进展，生产了在计算机平台上的EDA（电子设计自动化）技术，这种技术除了具有强大的设计功能外，还具有测试、仿真分析、治理等功能。在“EDA桌面设计环境”下用计算机来完成电路的系统综合设计和仿真。用VHDL能够更加快速、灵便地设计出符合各种要求的密码锁,优于其他设计办法。VHDL是一种符合IEEE标准的硬件描述语言,其最大的特点是借鉴高级程序设计语言的功能特性,对电路的行为与结构举行高度抽象化、规范化的形式描述,并对设计的别同层次、别同领域的模拟验证与综合优化等处理,使设计过程廷到高度自动化。

第1章课题设计背景

1.1EDA技术介绍

在电子设计技术领域，可编程逻辑器件(如PLD，GAL)的应用，已有了非常好的普及。这些器件为数字系统的设计带来极大的灵便性。由于这类器件能够经过软件编程而对其硬件的结构和工作方式举行重构，使得硬件的设计能够如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计办法、设计过程、乃至设计观念。纵观可编程逻辑器件的进展史，它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的XXX与进展提供了别可或缺的强大动力。随着可编程逻辑器件集成规模别断扩大，自身功能的别断完善和计算机辅助设计技术的提高，在现代电子系统设计领域中的EDA便应运而生了。传统的数字电路设计模式，如利用卡诺图的逻辑化简手段以及难知道的布尔方程表达方式和相应的TTL或4000系列小规模集成芯片的堆砌技术正在迅速地退出历史舞台[1]。

电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的进展紧密相关，汲取了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪XXX从CAD(计算机辅助设计)、CAM(计算机辅助创造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念进展而来的[2]。EDA技术算是以计算机为工具，在EDA软件平台上，依照硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至关于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPG刀CPLD器件，就能够得到最终的设计结果。虽然目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。固然，这个地方的所谓EDA要紧是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也已比较大。而模拟电子系统的EDA正在进入有用，其初期的EDA工具别一定需要硬件描述语言。此外，从应用的广度和深度来讲，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性[3]。

1.2硬件描述语言VHDL

硬件描述语言(HDL—HardwareDescriptionLanguage)是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。例如一具32位的加法器，利用图形输入软件需要输入500至1000个门，而利用

VHDL语言只需要书写一行A=B+C即可，而且VHDL语言可读性强，易于修改和发觉错误。早期的硬件描述语言，如ABEL–HDL、AHDL，由别同的EDA厂商开辟，互别兼容，而且别支持多层次设计，层次间翻译工作要由人工完成。为了克服以上别脚，1985年美国国防部正式推出了VHDL(VeryHighSpeedICHardwareDescriptionLanguage)语言，1987年IEEE采用VHDL为硬件描述语言标准(IEEESTD-1076)。

VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述，所以VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都能够用VHDL来完成。

1.3QuartusⅡ设计软件的简介

QuartusⅡ是Altera提供的FPGA/CPLD开辟集成环境，QuartusⅡ是Altera前一代FPGA/CPLD集成开辟环境MAX+plusⅡ的更新换代产品，其界面友好，使用简捷。在QuartusⅡ上能够完成VHDL行为仿真，功能仿真，结构综合，门级时序仿真，硬件测试等功能，它提供了一种与结构无关的设计环境，设计者能方便的举行设计输入、速处理和器件编程。QuartusⅡ包括模块化的编译器。编译器包括的功能模块有分析/综合器、适配器、装配器、时序分析器、设计辅助模块、EDA网表文件生成器、编辑器数据接口等。可经过挑选Start单独运行各个模块。还可经过择CompilerTool（Tools菜单），在CompilerTool窗口中运行该模块来启动编译器模块。在CompilerTool窗口中，能够打开该模块的设置文件或报告文件，或打开其他相关窗口。

QuartusII提供了彻底集成且与电路结构无关的开辟包环境，具有数字逻辑设计的全部特性，包括：

（1）可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；

（2）芯片（电路）平面布局连线编辑；

（3）LogicLock增量设计办法，用户可建立并优化系统，然后添加对原始系统的性能妨碍较小或无妨碍的后续模块；

（4）功能强大的逻辑综合工具，完备的电路功能仿真与时序逻辑仿真工具；

（5）定时/时序分析与关键路径延时分析，可使用SignalTapII逻辑分析工具举行嵌入式的逻辑分析；

（6）支持软件源文件的添加和创建，并将它们链接起来生成编程文件；

（7）使用组合编译方式可一次完成整体设计流程，自动定位编译错误；

（8）高效的期间编程与验证工具；

（9）可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件，能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。

第2章系统设计总述

2.1设计要求

设计一具具有较高安全性和较低成本的通用电子密码锁，其具体功能要求如下:

(1)数码输入：每按下一具数字键：就输入一具数值，并在显示器上的最右方

显示出该数值，并且将先前输入的数据依序左移一具数字位置

(2)数码清除：按下此键可清除前面所有的输入值，清除成为“0000”。

(3)密码更改：按下此键时会将目前的数字设定成新的密码。

(4)激活电锁：按下此键可将密码锁上锁。

(5)解除电锁：按下此键会检查输入的密码是否正确，密码正确即开锁。2.2设计方案

图1-1电子密码锁总体方框图

该系统能够分成三部分来设计，数字密码输入部分、密码锁操纵电路和密码锁显示电路。作为密码锁的输入部分，可供挑选的方案有数字机械式键盘和触摸式数字键盘等多种。思考种种因素，建议本设计采纳通用数字机械键盘。依照以上选定的输入设备和显示器件，并思考到实现各项数字密码锁功能的具体要求，整个电子密码锁系统的总体组成框图如图1-1所示。

（1）密码锁输入电路包括时序产生电路、键盘扫描电路、键盘去颤动电路、键盘译码电路等几个小的功能电路。密码锁操纵电路包括按键

数据的缓冲存储电路，密码的清除、变更、存储、激活电锁电路（寄

存器清除信号发生电路），密码核对（数值比较电路），解锁电路(开

/关门锁电路)等几个小的功能电路。

（2）七段数码管显示电路要紧将待显示数据的BCD码转换成数码器的七段显示驱动编码。。

（3）依照以上选定的输入设备和显示器件，并思考到实现各项数字密码锁功。

密码输入普通采纳机械式和接触式两种键盘。机械式3x4键盘尽管易产生颤动、磨损等咨询题，但具有电路结构简单、成本低、可靠性高、技术成熟、应用广泛等优点，在密码锁的设计过程中经常被采纳。图2是一具3×4矩阵式键盘的面板配置图，其中数字0～9作为密码数字输入按键，*作为“上锁”功能按键，#作为“解锁/清除”功能按键。如图2所示：

2.3设计技巧分析

(1)密码锁输入电路KEYBOARD.VHD中对各种分频信号/信号序列的设计有独到之处。该设计中，利用一具自由计数器来产生各种需要的频率，也算是先建立一具N位计数器，N的大小依照电路的需求决定。N的值越大，电路能够除频的次数就越多，如此就能够获得更大的频率变化，以便提供多种别同频率的时钟信号。若输入时钟为CLK，N位计数器的输出为Q[N-1，0]，则Q（0）为CLK的2分频脉冲信号，Q（1）为CLK的4分频脉冲信号，Q（2）为CLK的8分频脉冲信号，……Q(N-1)为CLK的2N分频脉冲信号；Q（5DOWNTO4）取得的是一具脉冲波形序列，其值是依00-01-10-11-00-01周期性变化的，其变化频率为CLK的25分频，也算是32分频。我们利用以上规律即可得到各种我们所需要频率的信号或信号序列；

（2)键盘输入去抖电路的设计程序DEBOUCING.VHD在实际系统的开辟中有较好的参考价值。

（3)密码锁操纵电路CTRL.VHD中关于数据的更新及移位办法比较好。程序中使用语句“ACCNNNNNNNNNNNFFF<="1000";