计算机专业英语

ComputerEnglish计算机专业英语2-2Requirements:1.Termsofcomputerhardware2.Organizationofcomputersandtheirfunctions3.掌握专业词汇的构成规律，特别是常用词缀及复合词的构成

计算机专业英语2-3NewWords&Expressions:Inputdevices输入设备 outputdevices输出设备busn.总线 mainmemory主存储器addressbus地址总线databus数据总线Controlbus控制总线arithmeticlogicunit算数逻辑单元registern.寄存器2.1BasicOrganizationofComputersCPU(CentralProcessingUnit)中央处理器

I/O(Input/Output)输入输出(设备)计算机专业英语2-42.1BasicOrganizationofComputersFig.2-1Genericcomputerorganization计算机专业英语2-52.1BasicOrganizationofComputers大多数计算机系统，从汽车和日用电器中的嵌入式控制器到个人计算机和大型主机，都具有相同的基本组成。其基本组成包括三个主要部件：CPU、存储器子系统和I/O子系统。这些部件的一般组成如图2-1所示。计算机专业英语2-6图2-1所示的系统包括三组总线。最上面的是地址总线。当CPU从存储器读取数据或指令，或写数据到存储器时，它必须指明将要访问的存储器单元地址。CPU将地址输出到地址总线上，而存储器从地址总线上读取地址，并且用它来访问正确的存储单元。每个I/O设备，比如键盘、显示器或者磁盘，同样都有一个唯一的地址。当访问某个I/O设备时，CPU将此设备的地址放到地址总线上。每一个设备均从总线上读取地址并且判断自己是否就是CPU正要访问的设备。与其他总线不同，地址总线总是从CPU上接收信息，而CPU从不读取地址总线。2.1.1SystemBuses计算机专业英语2-7数据是通过数据总线传送的。当CPU从存储器中取数据时，它首先把存储器地址输出到地址总线上，然后存储器将数据输出到数据总线上，这样CPU就可以从数据总线上读取数据了。当CPU向存储器中写数据时，它首先将地址输出到地址总线上，然后把数据输出到数据总线上，这样存储器就可以从数据总线上读取数据并将它存储到正确的单元中。对I/O设备读写数据的过程与此类似。2.1.1SystemBuses计算机专业英语2-8CPU控制整个计算机。它从存储器中取指令，提供存储器需要的地址和控制信号。CPU对指令译码并且控制整个执行过程。它执行一些内部操作，并且为存储器和I/O设备执行指令提供必要的地址、数据和控制信号。除非CPU激发，否则，计算机什么事情都不会发生。2.2CPUORGANIZATION计算机专业英语2-9CPU内部有三大分区，如图2-3所示。寄存器区,顾名思义，它包括一组寄存器、一条总线或其他通信机制。微处理器指令集结构中的寄存器就属于CPU的这一分区。系统的地址和数据总线与寄存器交互。此分区还包括程序员不能直接访问的一些寄存器。相对简单CPU含有寄存器用以锁存正在访问的存储器地址，还有暂存器以及指令集结构中没有的其他寄存器等。2.2CPUORGANIZATION计算机专业英语2-10在指令周期的取指阶段，处理器首先将指令的地址输出到地址总线上。处理器有一个寄存器叫做程序计数器，CPU将下一条要取的指令的地址存放在程序计数器中。在CPU将地址输出到系统的地址总线之前，必须从程序计数器中取出该地址。在指令结束前，CPU从系统时局总线上读取指令码，它把该指令码存储在某个内部寄存器中，该寄存器通常称作指令寄存器或其他相似的名字。2.2CPUORGANIZATION计算机专业英语2-11.算术逻辑单元执行大部分的算术逻辑运算，如加法、逻辑与等运算。它从CPU的寄存器取得操作数，然后将运算结果再存回到寄存器区。由于必须在一个时钟周期内完成操作，因此ALU只采用组合逻辑构造而成。相对简单CPU和8085微处理器中的ADD指令在执行中都有使用ALU。2.2CPUORGANIZATION计算机专业英语2-12.同CPU控制整个计算机（除了其他功能外）一样，控制单元控制着CPU。这个单元产生内部控制信号，促使寄存器装载数据，自动加1或清零，输出它的内容，使得ALU完成正确的操作等等。这些信号作为控制信号显示在图2-3中。控制单元从寄存器区取得一些数据用以产生控制信号，这些数据包括指令码和某些标志寄存器的值。2.2CPUORGANIZATION计算机专业英语2-13

2.2CPUORGANIZATION控制单元也产生系统控制总线上的信号，例如READ,WRATE,信号等。典型的一个微处理器执行取指令、译指令和执行指令等一系列的操作。通过以正确的顺序激发这些内部或外部控制信号，控制单元使CPU和计算机的其余部分完成正确处理指令所需要的操作。计算机专业英语2-142.3MemorySubsystemOrganizationandInterfacingNewWords&Expressions:multibyten.多字节 MBn.兆字节shutoffn.切断,关闭 enablen..使能tri-state三态 tri-stated高阻态dimensionn.尺度,维(数) configurationn.构造,结构,配置asfaras尽；就；至于 high-order高位low-order低位 interleavingn.交叉,交错contiguousadj.邻近的,接近的 assignvt.分配,指派bigendian高位优先 littleendian低位优先hexadecimaladj.十六进制的；n.十六进制 alignmentn.对齐方式leftmostadj.最左边的 rightmostadj.最右边的，最右面的consecutiveadj.连续的,联贯的 cachen.高速缓冲virtualmemory虚拟存储器 buffern.缓冲器ROM(ReadOnlyMemory)只读存储器 RAM(RandomAccessMemory)随机存取存贮器RISC(ReducedInstructionSetComputer)精简指令集计算机计算机专业英语2-152.3MemorySubsystemOrganizationandInterfacingInthissectionweexaminetheconstructionandfunctionsofthememorysubsystemofacomputer.Wereviewthedifferenttypesofphysicalmemoryandtheinternalorganizationoftheirchips.Wediscusstheconstructionofthememorysubsystem,aswellasmultibytewordorganizationsandadvancedmemoryorganizations.本节我们将讨论计算机中存储器子系统的结构和功能。我们将会回顾不同类型的物理存储器及其芯片的内部组成，讨论存储器子系统的结构，以及多字节的组织和高级存储器的组成。计算机专业英语2-162.3.1TypesofMemoryTheinternalorganizationsofROMandRAMchipsaresimilar.Toillustratethesimplestorganization,alinearorganization,consideran82ROMchip.Forsimplicity,programmingcomponentsarenotshown.Thischiphasthreeaddressinputsandtwodataoutputs,and16bitsofinternalstoragearrangedaseight2-bitlocations.存储器芯片有两种类型：只读存储器（ROM）和随机存取存储器（RAM）。只读存储器芯片是为数据（此数据可包括程序的指令）只读的应用而设计的。这些芯片在加入系统之前，就已经被某个外部编程器而装好数据了。这个工作一旦完成，其数据通常不再改变。ROM芯片总是保存有数据，甚至在芯片断电以后。例如，一个微波炉的嵌入式控制器可以连续运行一个不变的程序。这个程序就存储在一片ROM上。计算机专业英语2-17RandomAccessMemory(RAM),alsocalledread/writememory,canbeusedtostoredatathatchanges.ThisisthetypeofmemoryreferredtoasXMBofmemoryinadsforPCs.UnlikeROM,RAMchipslosetheirdataoncepowerisshutoff.Manycomputersystems,includingpersonalcomputers,includebothROMandRAM.2.3.1TypesofMemory随机访问存储器也称为读写存储器，用来存储可以改变的数据。这就是我们在个人电脑广告上经常看到的XXMB的内存所指的那种类型。不像ROM，RAM芯片一旦掉电，数据就会丢失。许多计算机系统，包括个人电脑，都同时拥有ROM和RAM。计算机专业英语2-182.3.2InternalChipOrganizationTheinternalorganizationsofROMandRAMchipsaresimilar.Toillustratethesimplestorganization,alinearorganization,consideran82ROMchip.Forsimplicity,programmingcomponentsarenotshown.Thischiphasthreeaddressinputsandtwodataoutputs,and16bitsofinternalstoragearrangedaseight2-bitlocations.ROM和RAM芯片的内部组成是相似的。为了说明一个最简单的组成——线性组成，我们来考虑一个82的ROM芯片。为了简化，编成器件没有画出来。这个芯片有三个地址输入端和两个数据输出端，以及16位的内部存储元件，它排列成8个单元，每个单元2位。计算机专业英语2-19Thethreeaddressbitsaredecodedtoselectoneoftheeightlocations,butonlyifthechipenableisactive.IfCE=0,thedecoderisdisabledandnolocationisselected.Thetri-statebuffersforthatlocation'scellsareenabled,allowingdatatopasstotheoutputbuffers.IfbothCEandOEsetto1,thesebuffersareenabledandthedataisoutputfromthechip;otherwisetheoutputsaretri-stated.2.3.2InternalChipOrganization三个地址位经过译码，可以选择8个中的一个，但只有芯片的使能端要有效才行。如果CE=0，译码器被禁止，则不选择任何单元。该单元上的三态缓冲器是有效的，允许数据输出到缓冲器中。如果CE=1且OE=1，则这些缓冲器有效，数据从芯片中输出；否则，输出是高阻态。计算机专业英语2-20Asthenumberoflocationsincreases,thesizeoftheaddressdecoderneededinalinearorganizationbecomesprohibitivelylarge.Toremedythisproblem,thememorychipcanbedesignedusingmultipledimensionsofdecoding.2.3.2InternalChipOrganization随着单元数量的增加，线性组成中地址译码器的规模变得相当大。为了补救这一问题，存储器芯片可以设计成使用多维译码方式。计算机专业英语2-21Inlargermemorychips,thissavingscanbesignificant.Considera40961chip.Thelinearorganizationwillrequirea12to4096decoder,thesizeofwhichisproportionaltothenumberofoutputs.(Thesizeofannto2ndecoderisthussaidtobeO(2n).)Ifthechipisorganizedasa6464twodimensionalarrayinstead,itwillhavetwo6to64decoders:onetoselectoneofthe64rowsandtheothertoselectoneofthe64cellswithintherow.Thesizeofthedecodersisproportionalto264,orO(22n/2)=O(2n/2+1).Forthischip,thetwodecoderstogetherareabout3percentofthesizeoftheonelargerdecoder.2.3.2InternalChipOrganization在大型存储器芯片中，这种节省显得至关重要。考虑一个40961芯片，其线性组成将需要一个12—4096译码器，译码器大小与输出的数量成正比（假定一个n—2n译码器的大小是O(2n)）。如果芯片排列成6464的二维数组，它将有两个6—64译码器：一个用来选择64行中的一行，另一个用来在选定行中选择64个单元中的一个单元，该译码器的大小正比于264，或写成O(22n/2)=O(2n/2+1)。对于这个芯片，两个译码器总的大小约是那个大译码器大小的3%。计算机专业英语2-222.3.3MemorySubsystemConfigurationItisveryeasytosetupamemorysystemthatconsistsofasinglechip.Wesimplyconnecttheaddress,data,andcontrolsignalsfromtheirsystembusesandthejobisdone.However,mostmemorysystemsrequiremorethanonechip.Followingaresomemethodsforcombiningmemorychipstoformamemorysubsystem.构造包含一个简单芯片的存储器是非常容易的，我们只需要简单地从系统总线上连接地址信号线、数据信号线和控制信号线就完成了。然而。大多数的存储器系统需要多个芯片，下面是通过存储器芯片组合来形成存储器子系统的一些方法。计算机专业英语2-232.3.3MemorySubsystemConfigurationTwoormorechipscanbecombinedtocreatememorywithmorebitsperlocation.Thisisdonebyconnectingthecorrespondingaddressandcontrolsignalsofthechips,andconnectingtheirdatapinstodifferentbitsofthedatabus.Forexample,two82chipscanbecombinedtocreatean84memory,asshowninFigure2-4.Bothchipsreceivethesamethreeaddressinputsfromthebus,aswellasthesamechipenableandoutputenablesignals.(Fornowitisonlyimportanttoknowthatthesignalsarethesameforbothchips;weshowthelogictogeneratethesesignalsshortly.)Thedatapinsofthefirstchipareconnectedtobits3and2ofthedatabus,andthoseoftheotherchipareconnectedtobits1and0.两个或多个芯片可以组合起来构造一个每单元有多位的存储器。这可以通过连接芯片相应的地址信号线和控制信号线，并将它们的数据引脚连到数据总线的不同位上来完成。例如，2个82芯片可以组合产生一个84存储器，如图2-4所示。两个芯片从总线上接收相同的三位地址输入，还有共同的芯片使能信号和输出使能信号（目前，我们只要了解两个芯片使用的是同一信号就可以了，稍后我们将说明产生这些信号的逻辑）。第一个芯片的数据引脚连到数据总线的第3位和第2位，第二个芯片的数据引脚则连在第1位和第0位。计算机专业英语2-242.3.3MemorySubsystemConfigurationWhentheCPUreadsdata,itplacestheaddressontheaddressbus.BothchipsreadinaddressbitsA2,A1,andA0andperformtheirinternaldecoding.IftheCEandOEsignalsareactivated,thechipsoutputtheirdataontothefourbitsofthedatabus.Sincetheaddressandenablesignalsarethesameforbothchips,eitherbothchipsorneitherchipisactiveatanygiventime.Thecomputerneverhasonlyoneofthetwoactive.Forthisreason,theyactjustasasingle84chip,atleastasfarastheCPUisconcerned.当CPU读取数据时，它将地址放在地址总线上。两个芯片读取地址位A2、A1、A0，并执行内部译码操作。如果CE和OE信号是有效的，两个芯片则输出数据到数据总线的四位上。因为两个芯片的地址和使能信号是相同的，因此在任一时刻两个芯片要么同时有效，要么同时无效。正因如此，它们的行为就像一个单一的84芯片，至少就CPU而言是这样的。计算机专业英语2-252.3.3MemorySubsystemConfigurationInsteadofcreatingwiderwords,chipscanbecombinedtocreatemorewords.Thesametwo82chipscouldinsteadbeconfiguredasa162memorysubsystem.ThisisillustratedinFigure2-5(a).Theupperchipisconfiguredasmemorylocations0to7(0000to0111)andthelowerchipaslocations8to15(1000to1111).TheupperchipalwayshasA3=0andthelowerchiphasA3=1.Thisdifferenceisusedtoselectoneofthetwochips.WhenA3=0,theupperchipisenabledandthelowerchipisdisabled;whenA3=1,theoppositeoccurs.(Asshowninthefigure,otherconditionsmustalsooccurorneitherchipwillbeselected.)Theoutputenablescanbeconnected,sinceonlythechipthatisenabledwilloutputdata.Sincebothchipscorrespondtothesamedatabits,bothareconnectedtoD1andD0ofthedatabus.除了构造更宽的字以外，芯片组合还可以构造出更多的字。两样的两个82芯片能够组成一个162存储子系统。如图2-5所示。上面的芯片构成存储器的0到7（0000到0111）单元，下面的芯片作为单元8到15（1000到1111）。上面的芯片总是设置A3=0,而下面的芯片A3=1。通过这一区别来选择芯片，当A3=0时，上面的芯片有效，而下面的芯片无效；当A3=1时，情况刚好相反。（如图所示。另一种情况必定会发生，否则没有芯片被选中。）输出使能端需要连接起来，因为只有芯片有效才可以输出数据。由于两个芯片对应相同的数据位，因此都可以连接到数据总线的D1和D0位上。计算机专业英语2-262.3.3MemorySubsystemConfigurationThisconfigurationuseshigh-orderinterleaving.Allmemorylocationswithinachiparecontiguouswithinsystemmemory.However,thisdoesnothavetobethecase.ConsidertheconfigurationshowninFigure2-5(b),whichuseslow-orderinterleaving.TheupperchipisenabledwhenA0=0,orbyaddressesXXX0,inthiscase0,2,4,6,8,10,12,and14.ThelowerchipisenabledwhenA0=1,whichistrueforaddressesl,3,5,7,9,11,13,and15.BothlookthesametotheCPU,butlow-orderinterleavingcanoffersomespeedadvantagesforpipelinedmemoryaccess,andforCPUsthatcanreaddatafrommorethanonememorylocationsimultaneously.这种配置使用的是高位交叉技术。同一芯片的所有存储单元在系统内存中是连续的。然而，不一定非得如此。考虑如图2-5(b)所示的情况，它用的是低位交叉技术。上面的芯片当A0=0或者当地址位为XXX0时有效，此时，地址为0、2、4、6、8、10和12；下面的芯片当A0=1时有效，条件是地址为1、3、5、7、9、11、13和15。对CPU而言，两者是相同的。但低位交叉能为流水线存储器访问提供速度上的优势，对于能够同时从多于一个存储器单元中读取数据的CPU来说，低位交叉也存在速度上的优势。计算机专业英语2-272.3.3MemorySubsystemConfigurationThenextstepinthesedesignsistodeveloptheCEandOEinputlogic.Ofthese,theoutputenableismorestraightforward.TheCPUgenerallyoutputsacontrolsignalcalledRDorRD',orsomethingsimilar,whichitsetsactivewhenitwantstoreaddatafrommemory.ThissignalissufficienttodriveOE;thelogictodriveCEensuresthatonlythecorrectchipoutputsdata.设计的下一步就是指制定CE和OE的输入逻辑。输出使能更直接一些，CPU通常输出一个控制信号，称作RD或RD'或别的什么，当它想要从主存读取数据时就将其设为有效，用此信号驱动OE就足够了，而驱动CE的逻辑务必确保只有正确的芯片方可输出数据。计算机专业英语2-282.3.3MemorySubsystemConfigurationThechipenablesignalmakesuseoftheunusedaddressbits.Toillustrate,assumethatthe84memoryofFigure2-4isusedinasystemwith6-bitaddressbus.Furthermore,assumethischipcorrespondstolocations0to7(000000to000111).AddressbitsA2,A1,andA0selectalocationwithinthememorychips;bitsA5,A4,andA3mustbe000forthechipstobeactive.芯片使能信号可利用未使用的地址位。为了说明这一点，假设图2-4中的84存储器被用到一个6位地址总线的系统中，而且，进一步假设这个芯片对应的单元为0到7（00000到000111）。则地址位A2、A1和A0可以用于选中存储芯片中的某个单元，而A5、A4和A3在芯片有效时一定要是000。计算机专业英语2-292.3.4MultibyteDataOrganization

Manydataformatsusemorethanone8-bitbytetorepresentavalue,whetheritisaninteger,floatingpointnumber,orcharacterstring.MostCPUsassignaddressesto8-bitmemorylocations,sothesevaluesmustbestoredinmorethanonelocation.ItisnecessaryforeveryCPUtodefinetheorderitexpectsforthedataintheselocations.许多数据格式使用多个字节（一个字节8位）来表示一个数据，而不管此数值是整型数、浮点数还是字符串。由于大多数CPU给8位的存储器单元分配地址，因此这些值必须存储在多个单元中，每个CPU必须定义数据在这些单元中的顺序。计算机专业英语2-302.3.4MultibyteDataOrganization

Therearetwocommonlyusedorganizationsformultibytedata:bigendianandlittleendian.Inbigendianformat,themostsignificantbyteofavalueisstoredinlocationX,thefollowingbyteinlocationX+l,andsoon.Forexample,thehexadecimalvalue01020304H(Hforhexadecimal)wouldbestored,startinginlocation100H,asshowninTable2-1(a).有两种常用的多字节数据排列顺序：高位优先和低位优先。依照高位优先格式，一个数值的最高字节存储在单元X中，次高字节存储在单元X+1中，依次类推。例如，十六进制数01020304H(H表示十六进制)从单元100h开始存储，则存储结果如表2-1(a)所示。计算机专业英语2-312.3.4MultibyteDataOrganization

Inlittleendian,theorderisreversed.TheleastsignificantbyteisstoredinlocationX,thenextbyteinlocationX+1,andsoon.Thesamevalue,inlittleendianformat,isshowninTable2-1(b).依照低位优先格式，顺序正好相反。最低字节存储在单元X中，次字节存储在单元X+1中，依次类推。上例中的同一值，以低位优先格式存储，如表2-1(b)所示。计算机专业英语2-322.3.4MultibyteDataOrganization

Thesameorganizationscanbeusedforbitswithinabyte.Inbigendianorganization,bit0istherightmostbitofabyte:theleftmostbitisbit7.Inlittleendianorganization,theleftmostbitisbit0andbit7istherightmostbit.同样的组织方式可用于一个字节中的不同位上。在高位优先结构中，位0代表字节中最右边的位，最左边的位是第7位。在低位优先结构中，最左边的位是0，最右边的位是7。计算机专业英语2-332.3.4MultibyteDataOrganization

WhichendianorganizationisusedforbytesandwordsdoesnotimpacttheperformanceoftheCPUandcomputersystem.AslongastheCPUisdesignedtohandleaspecificformat,neitherisbetterthantheother.Themainproblemcomesintransferringdatabetweencomputerswithdifferentendianorganizations.Forexample,ifacomputerwithlittleendianorganizationtransfersthevalue01020304Htoacomputerwithbigendianorganizationwithoutconvertingthedata,thebigendiancomputerwillreadthevalueas04030201H.Thereareprogramswhichcanconvertdatafilesfromoneformattotheother,andsomemicroprocessorshavespecialinstructionstoperformtheconversion.对于字节和字而言，无论使用哪一种排列组织方式都不会影响CPU和计算机系统的性能。只要设计CPU处理一种特定的格式，就不存在谁比谁强的问题，主要的问题在于具有不同排列组织方式的CPU之间传输数据的问题，例如，如果一个低位优先结构的计算机传输01020304H的数据给一个高位优先结构的计算机，而没有转换数据，那么该高位优先结构计算机读出的值为04030201H。有程序可以将两种时局文件进行格式转换，并且某些处理器有特殊的指令可以执行这种转换。计算机专业英语2-342.3.4MultibyteDataOrganization

Oneotherissueofconcernformultibytewordsisalignment.Modernmicroprocessorscanreadinmorethanonebyteofdataatatime.Forexample,theMotorola68040microprocessorcanreadinfourbytessimultaneously.However,thefourbytesmustbeinconsecutivelocationsthathavethesameaddressexceptforthetwoleastsignificantbits.ThisCPUcouldreadlocations100,101,102,and103simultaneously,butnotlocations101,102,103,and104.Thiscasewouldrequiretworeadoperations,oneforlocations100(notneeded),101,102,and103,andtheotherfor104,105(notneeded),106(notneeded),and107(notneeded).多字节的另一个值得关注的问题是对齐问题。现代微处理器在某一时刻可以读出多个字节。例如，摩托罗拉68040微处理器能同时读入4个字节的数据，然而，这4个字节必须在连续的单元中，它们的地址除了最低两位不同之外，其余的位均相同。该CPU可以同时读单元100、101、102和103，但不能同时读单元101、102、103和104，后者需要两个读操作，一个操作读100（不需要的）、101、102和103，另一个读104、105（不需要的）、106（不需要的）和107（不需要的）。计算机专业英语2-352.3.4MultibyteDataOrganization

Alignmentsimplymeansstoringmultibytevaluesinlocationssuchthattheybeginatalocationthatalsobeginsamultibytereadblock.Inthisexample,thismeansbeginningmultibytevaluesatmemorylocationsthathaveaddressesevenlydivisiblebyfour,thusguaranteeingthatafour-bytevaluecanbeaccessedbyasinglereadoperation.对齐简单地说就使存储多字节值的起始单元刚好是某个多字节读取模块的开始单元。在这个例子中，意味着多字节值开始存储的单元的地址要能被4整除，这样就保证该4字节值可在单一的一个读操作中存取到。计算机专业英语2-362.3.4MultibyteDataOrganization

SomeCPUs,particularlyRISCCPUs,requirealldatatobealigned.OtherCPUsdonot;theycanusuallyaligndatainternally.Ingeneral,nonalignedCPUshavemorecompactprograms,becausenolocationsareleftunusedbyalignment.However,alignedCPUscanhavebetterperformancebecausetheymayneedfewermemoryreadoperationstofetchdataandinstructions.一些CPU，特别是精简指令系统CPU，需要所有的数据都对齐。其它的CPU不要求这样，它们通常能够在内部将数据对齐。一般来说，不要求对齐的CPU具有更紧凑的程序，因为没有单元因为要对齐而闲置不用。然而，对齐的CPU具有更好的性能，因为他们读取指令和数据是需要更少的存储器读操作。计算机专业英语2-372.3.5BeyondtheBasics（基本功能的拓展）Thememorysubsystemdescribedinthischapterissufficientforsmall,embeddedcomputers.Personalcomputersandmainframes,however,requiremorecomplexhierarchicalconfigurations.Thesecomputersincludesmall,high-speedcachememory.Thecomputerloadsdatafromthephysicalmemoryintothecache;theprocessorcanaccessdatainthecachemorequicklythanitcanaccessthesamedatainphysicalmemory.Manymicroprocessorsincludesomecachememoryrightontheprocessorchip.Acomputerthatincludescachememorymustalsohaveacachecontrollertomovedatabetweenthecacheandphysicalmemory.本章描述的存储器子系统对于较小的、嵌入式计算机而言是足够的。然而，个人电脑和大型主机，需要更加复杂的层次结构。这些计算机包含体积小的、高速的高速缓冲存储器。计算机将数据从物理存储器中装载到高速缓冲中：处理器在高速缓冲中访问数据比在物理存储器中快得多。许多微处理器就在处理器芯片中含有一些高速缓冲存储器。含有高速缓冲存储器的计算机同时也要有一个高速缓冲控制器，用来在高速缓冲和物理存储器间传输数据。计算机专业英语2-38

2.3.5BeyondtheBasicsAttheotherextreme,moderncomputersincludevirtualmemory.Thismechanismusesaharddiskasapartofthecomputer'smemory,expendingthememoryspaceofthecomputerwhileminimizingcost,sinceabyteofharddiskcostslessthanabyteofRAM.Aswiththecache,virtualmemoryneedsacontrollertomovedatabetweenphysicalmemoryandtheharddisk.在另一端，现代计算机还具有一个虚拟存储器。这种机制用硬盘充当计算机存储器的一部分，扩大了计算机的存储空间，而且降低了价格，因为一个硬盘字节的价格比一个RAM字节要便宜的多。同高速缓冲一样，虚拟存储器也需要一个控制器以便在物理存储器和虚拟存储器之间传输数据。计算机专业英语2-392.4I/OSubsystemOrganizationandInterfacingNewWords&Expressions：homogeneousadj.同类的,均一的 circuitryn.电路,线路headn.磁头 waitstate等待状态interrupt中断DMA=DirectMemoryAccess直接存储器访问 计算机专业英语2-402.4I/OSubsystemOrganizationandInterfacingTheCPUtreatsmemoryashomogeneous.FromtheCPU'sperspective,eachlocationisreadfromandwrittentoinexactlythesameway.Eachmemorylocationperformsthesamefunction--itstoresadatavalueoraninstructionforusebytheCPU.CPU把存储器看作是同构的。从CPU的角度来看，每一个单元的读操作和写操作都是一样的，每一个单元执行同样的功能，即存储CPU使用的数据或指令。Input/output(I/O)devices,ontheotherhand,areverydifferent.Apersonalcomputer'skeyboardandharddiskperformvastlydifferentfunctions,yetbotharepartoftheI/Osubsystem.Fortunatelyforthesystemdesigner,theinterfacesbetweentheCPUandtheI/Odevicesareverysimilar.另一方面，输入/输出设备是很不一样的。个人电脑的键盘和硬盘执行的是千差万别的功能，但它们同是I/O子系统的一部分。对系统设计者而言，幸运的是CPU和各I/O设备之间的接口是非常相似的。计算机专业英语2-412.4I/OSubsystemOrganizationandInterfacingAsshowninFigure2-1,eachI/Odeviceisconnectedtothecomputersystem'saddress,data,andcontrolbuses.EachI/OdeviceincludesI/Ointerfacecircuitry;itisactuallythiscircuitrythatinteractswiththebuses.ThecircuitryalsointeractswiththeactualI/Odevicetotransferdata.如图2-1所示，每一个I/O设备与计算机系统的地址总线、数据总线和控制总线相连接，它们都包括I/O接口电路，与总线交互的实际上正是这一电路，同时它与实际的I/O设备交互来传输数据。计算机专业英语2-422.4I/OSubsystemOrganizationandInterfacingFigure2-7showsthegenericinterfacecircuitryforaninputdevice,suchasakeyboard.Thedatafromtheinputdevicegoestothetri-statebuffers.Whenthevaluesontheaddressandcontrolbusesarecorrect,thebuffersareenabledanddatapassesontothedatabus.TheCPUcanthenreadinthisdata.Whentheconditionsarenotright,thelogicblockdoesnotenablethebuffers;theyaretri-statedanddonotplacedataontothebus.图2-7显示了一个输入设备（比如键盘）的一般接口电路。从输入设备来的数据传送到三态缓冲器，当地址总线和控制总线上的值正确时，缓冲器设为有效，数据传到数据总线上，然后CPU可以读取数据。当条件不正确时，逻辑块不会使缓冲器有效，它们保持高阻态，而且不把数据传到总线上。计算机专业英语2-432.4I/OSubsystemOrganizationandInterfacingThekeytothisdesignistheenablelogic.Justaseverymemorylocationhasauniqueaddress,eachI/Odevicealsohasauniqueaddress.Theenablelogicmustnotenablethebuffersunlessitreceivesthecorrectaddressfromtheaddressbus.Itmustalsogetthecorrectcontrolsignalsfromthecontrolbus.Foraninputdevice,anRD(orRD')signalmustbeasserted(aswellastheIO/signal,orequivalent,insystemswithisolatedI/O).这一设计的关键在于使能逻辑。正如每一个存储单元都有一个惟一的地址一样，每一个I/O设备也有一个惟一的地址。除非从地址总线得到了正确的地址，否则使能逻辑不置缓冲器有效。同时，它还必须从控制总线上得到正确的控制信号。对于一个输入设备，RD(或者RD')信号必须有效（在独立系统中，还有信号，或其他等效的信号）。计算机专业英语2-442.4I/OSubsystemOrganizationandInterfacingThedesignoftheinterfacecircuitryforanoutputdevice,suchasacomputermonitor,issomewhatdifferentthanthatfortheinputdevice.AsshowninFigure2-8,thetri-statebuffersarereplacedbyaregister.Thetri-statebuffersareusedininputdeviceinterfacestomakesurethatnomorethanonedevicewritesdatatothebusatanytime.Sincetheoutputdevicesreaddatafromthebus,ratherthatwritedatatoit,theydon'tneedthebuffers.Thedatacanbemadeavailabletoalloutputdevices;onlythedevicewiththecorrectaddresswillreaditin.输出设备（如显示器）接口电路的设计与输入设备的设计有所不同。如图2-8所示，寄存器代替了三态缓冲器。输入设备中使用三态缓冲器是为了确保在任何时刻都只有一个设备向总线写数据，而输出设备是从总线读取数据，不是写数据，因此不需要缓冲器。数据对于所有的输出设备都可获得，但只有具有正确地址的设备才会读取它。计算机专业英语2-452.4I/OSubsystemOrganizationandInterfacingTheloadlogicplaystheroleoftheenablelogicintheinputdeviceinterface.Whenthislogicreceivesthecorrectaddressandcontrolsignals,itassertstheLDsignaloftheregister,causingittoreaddatafromthesystem'sdatabus.TheoutputdevicecanthenreadthedatafromtheregisteratitsleisurewhiletheCPUperformsothertasks.装载逻辑发挥着输入设备接口中使能逻辑的作用。当此逻辑获得正确的地址信号和控制信号后，它发出寄存器的LD信号，促使它从系统数据总线上读取数据。然后输出设备可以在其空闲的时候从寄存器中读取该数据，同时CPU可以执行其他的任务。计算机专业英语2-462.4I/OSubsystemOrganizationandInterfacingAvariantofthisdesignreplacestheregisterwithtri-statebuffers.Thesamelogicusedtoloadtheregisterisusedtoenablethetri-statebuffersinstead.Althoughthiscanworkforsomedesigns,theoutputdevicemustreadindatawhilethebuffersareenabled.Oncetheyaredisabled,theoutputsofthebuffersaretri-statedandthedataisnolongeravailabletotheoutputdevice.该设计也可以用三态缓冲器代替寄存器。装载寄存器的逻辑同样用于使能三态缓冲器。虽然对于某些设计这是可行的，但是输出设备必须在缓冲器有效时读入数据。一旦缓冲器被禁止，其输出就是三态，该数据也就不再能够供输出设备使用。计算机专业英语2-472.4I/OSubsystemOrganizationandInterfacingSomedevicesareusedforbothinputandoutput.Apersonalcomputer'sharddiskdrivefallsintothiscategory.Suchadevicerequiresacombinedinterfacethatisessentiallytwointerfaces,oneforinputandtheotherforoutput.Somelogicelements,suchasthegatesthatchecktheaddressontheaddressbus,canbeusedtogenerateboththebufferenableandregisterloadsignals有些设备既用于输入又用于输出，个人电脑中的硬盘驱动器就属于这一类。这样的设备需要一个组合接口，本质上是两个接口，一个用于输入，另一个用于输出。一些逻辑元件（比如检查地址总线上的地址是否正确的门电路）既可以用来产生缓冲器的使能信号，有可以用来产生寄存器的装载信号。计算机专业英语2-482.4I/OSubsystemOrganizationandInterfacingI/OdevicesaremuchslowerthanCPUsandmemory.Forthisreason,theycanhavetimingproblemswheninteractingwiththeCPU.Toillustratethis,considerwhathappenswhenaCPUwantstoreaddatafromadisk.Itmaytakethediskdriveseveralmillisecondstopositionitsheadsproperlytoreadthedesiredvalue.Inthistime,theCPUcouldhavereadininvaliddataandfetched,decoded,andexecutedthousandsofinstructions.I/O设备比CPU和存储器慢得多。基于这个原因，当它们与CPU交互时，就可能存在时序上的问题。为了说明这一点，考虑当CPU想要从硬盘中读取数据时会发生的情况，这可能要消耗磁盘驱动器几个毫秒来正确的定位磁头，以便读取想要的数值，而在这段时间里，CPU可能已经读入了不正确的数据，并且读取、译解和执行了成千上万条指令。计算机专业英语2-492.4I/OSubsystemOrganizationandInterfacingMostCPUshaveacontrolinputsignalcalledREADY(orsomethingsimilar).Normallythisinputishigh.WhentheCPUoutputstheaddressoftheI/Odeviceandthecorrectcontrolsignals,enablingthetri-statebuffersoftheI/Odeviceinterface,theI/OdevicesetsREADYlow.TheCPUreadsthissignalandcontinuestooutputthesameaddressandcontrolsignals,whichcausethebufferstoremainenabled.Intheharddiskdriveexample,thedriverotatesthediskandpositionsitsreadheadsuntilitreadsthedesireddata.大多数CPU都有一个控制输入信号，叫做就绪信号（READY）（或其他意思相近的名称），通常它为高电平。当CPU输出某I/O设备的地址和正确的控制信号，促使I/O设备接口的三态缓冲器有效时，该I/O设备置READY信号为低电平。CPU读取这一信号，并且继续输出同样的地址信号和控制信号，使缓冲器保持有效。在硬盘驱动器的例子中，此时驱动器旋转磁头，并且定位读写头，直到读到想要要的数据为止。计算机专业英语2-502.4I/OSubsystemOrganizationandInterfacingTheCPUthenreadsthedatafromthebusandcontinuesitsnormaloperation.TheextraclockcyclesgeneratedbyhavingREADYsetlowarecalledwaitstates.CPUscanalsousetheREADYsignaltosynchronizedatatransferswiththememorysubsystem.然后它通过缓冲器将数据输出到数据总线上，并重新设置READY为高电平。这时CPU才从总线上读入数据，之后继续它的正确操作。设置READY为低电平而生成的附加时钟周期叫做等待状态。CPU同样也可以使用READY信号来同步与存储器子系统之间的数据传输。计算机专业英语2-512.4I/OSubsystemOrganizationandInterfacingTheseI/Ointerfacesarefineforsmallcomputers,suchasthemicrowaveovencontroller,buttheysufferfrompoorperformanceinlargercomputersystems.Inallbutthesmallestsystems,itisnotacceptablefortheCPUtohavetowaitthousandsofclockcyclesfordatafromanI/Odevice.ManysystemsuseinterruptssotheycanperformusefulworkwhilewaitingforthemuchslowerI/Odevices.这些I/O接口对于小型的计算机而言已经很好了，比如说微波炉控制器，但是在大型的计算机系统中它们的性能则很差。在除最小系统以外的所有系统中，让CPU等待成千上万个时钟周期方从I/O设备中得到数据是不能接收的，为此，许多系统都使用了中断机制,以便CPU在等待慢得多的I/O设备时，可以执行其他有用的工作。计算机专业英语2-522.4I/OSubsystemOrganizationandInterfacingTheseI/Ointerfacesarealsonotsuitedtolargedatatransfers.Inthesystemsinthischapter,eachbyteofdatatransferredbetweenanI/OdeviceandmemorymustpassthroughtheCPU.Thisisinefficientformanycommonoperations,suchasloadingaprogramfromdiskintomemor