音频模数转换器中梳状滤波器的设计课件

音频模数转换器中梳状滤波器的设计研究答辩人：孙钢指导老师：刘素娟日期：2009年6月

1.首先学习模数转换器的基本原理和相关知识。着重学习了其中的降采样滤波器设计研究中的关键技术和步骤。并对有关论文进行实时翻译。2.根据设计要求，设计出满足性能指标的梳状滤波器；并根据有关原则，尽量减少功耗和面积。具体使用MATLAB软件仿真。3.用VerilogHDL语言编译出梳状滤波器的具体硬件描述，并用VCS工具仿真。随后将VCS工具仿真结果与MATLAB仿真结果对比，观察结果是否符合要求，并得到结论。Sigma-Delta模数转换器的原理

Sigma-Delta模数转换器又称为过采样模数转换器，它采用增量编码方式即根据前一量值与后一量值的差值的大小来进行量化编码。Sigma-Delta模数转换器包括模拟Sigma-Delta调制器和数字抽取滤波器。Sigma-Delta调制器主要完成信号抽样及增量编码，它给数字抽取滤波器提供增量编码即Sigma-Delta码；数字抽取滤波器完成对Sigma-Delta码的抽取滤波，把增量编码转换成高分辨率的线性脉冲编码调制的数字信号。图1fs>fB图2fs<fB图3不同采样频率下的量化噪声分布噪声整形技术图4经过Sigma-Delta调制器的量化噪声谱设计指标的确立本设计中Sigma-Delta调制器的过采样是128，音频信号带宽选择为24KHz，所以整个数字滤波器的输入为一个6.144MHz的单比特数据流。数字滤波器的第一级如果用低通滤波来除去带外噪声，特别是当降采样比较高的时候，这种窄带低通的硬件消耗会非常大。设计指标的确立

而我们第一级采用了梳状滤波器，这是因为在降采样的过程中必须防止混叠现象的发生，即防止带外噪声通过采样叠加到带内信号上，从而降低带内的信噪比。而且它的零点恰好都在其降采样后频率的整数倍上，正好抑制了带外会产生混叠的频带部分，所以用梳状来承担主要的降采样功能，是最为简单有效地方法。图5梳状滤波器的滤波作用设计指标的确立

由于梳状滤波器在低频响应部分就会产生较为明显的下滑，为了使之不影响音频带内的信噪比，同时又尽可能利用梳状滤波的特点进行降采样，因此本文选择第一级降采样后的频率，即梳状滤波器的第一个零点位置在4倍的Nyquist频率为192KHz，梳状滤波器的抽取率为M1=32

。我们本课设计的Sigma-DeltaA/D调制器输出在168~192KHz频带内的噪声低于-70dB，而通过FFT计算，调制器输出信号的noisefloor大约在-140dB左右，所以对于梳状滤波器要求在168KHz处的噪声抑制能力约为-70dB。阶数的确定

最简单的梳状滤波器由一个积分器、一个微分器和一个抽取单元组成，但这种结构的阻带衰减不够，对于抽取因子，第一旁瓣最大的衰减为13.5dB，限制了它的应用，在实际应用中常采用个单级滤波器级联，通过L级联后，阻带衰减可以增加到L*13.5dB。阶数的确定

若N<L的情况下，则降采样混叠噪声将非常大。在N=L情况下，降采样前后带内噪声谱密度相差，由于M=32，所以前后相差7.5dB左右。在N=L+1的情况下，N+f0<1/8,所以带内噪声谱在降采样前后仅相差0.25dB。若N>L+1则硬件消耗呈线性增加，但效果微乎其微。因此本文选择采用4阶梳状滤波器。阶数的确定

基于上面的分析，编写Matlab程序对上面的结论进行验证，图7给出了阶数L分别为2、3、4时梳状滤波器的频率响应。从图7可以看出当L=4时梳状滤波器在168KHz处的噪声抑制能力大于-70dB，满足设计要求。字长的确定

梳状滤波器的传递函数中有极点，因此传输数据对于有限字长的运算就肯定会产生溢出。不过，若能选择适当的传输字长，并且在硬件实现中采用补码运算，则这种溢出误差将不会影响滤波器的最终输出结果，并且滤波器的输出结果不会溢出。字长的确定

数据量化的字长是:N㏒2D+㏒2Ri由于本设计调制器的输出为1比特的数据，Ri=1，N=4，降采样率D是32，所以最终选择的数据字长为20比特。系统级优化——置换原则的应用

通常降采样的执行是在数字滤波器的输出信号中进行抽取的处理。由于经过抽取，数字滤波器的大量运算将被弃用，这样对芯片功耗和硬件消耗极大的浪费，所以在本设计中采用一种降采样的转置形式，以克服上述所说的缺点。系统级优化——置换原则的应用

图8中的（a）和（b）是一对等效的滤波器降采样的结构，从图中可以看出如果将滤波器传递函数从H(ZD)转变成为H(Z)，则滤波器的位置就能够放在降采样开关的后面，而不影响输入至输出的频率响应，反义亦然。

应用置换原则，有如下的优点：1.由于先降采样后滤波使得滤波器的运算均为有效运算，防止了功耗上的浪费。2.降采样后滤波器的工作频率降低，因此要得到同样的通带频率和阻带抑制，脉冲响应系数的数量就可以大大减少，节约了硬件消耗。3.如设计要求中提到的梳状滤波器，当传递函数改为H(Z)后，延时寄存器的数量仅需要是H(ZD)时的1/D。

图12Matlab中搭建的系统仿真框图

图13调制器输出的频谱图（观测范围在即1500KHz）

图15调制器输出的频谱图（观测范围在即100KHz内）

图16调制器输出的频谱图（观测范围在即24KHz内）

图17梳状滤波器的输出频谱图在190K内

图18梳状滤波器的输出频谱图在24K内

梳状滤波器的硬件描述

梳状滤波器分为四个基本模块，分别为integrator,outgrator,threetwo,three。integrator模块

Integrator为积分器，包括一个D触发器和一个加法器，包括四个输入信号，分别为INTEIN,RST_N,clk,INTEIN为输入信号，RST_N为复位端，clk为时钟信号；一个输出信号为INTEOUT(如图19)。图19积分器

outgrator模块

outgrator模块为差分器，包括一个减法器和一个D触发器。它包括四个输入端口，分别为INTEIN,RST_N,clk,EN_192，INTEIN为输入看端口，RST_N为复位端，EN_192为始能端，clk为时钟信号；一个输出端口：INTEOUT，如图21。图21差分器three模块three模块是一个简单的计数器，嵌入进threetwo模块中，来辅助控制时钟信号的始能端。three模块包括两个输入信号：clk，RST_N，一个输出信号：ent。threetwo模块

threetwo为整个梳状滤波器的计数器的始能端控制信号，控制梳状滤波器的计数情况。threetwo模块的设计是为了即满足整个模块只有一个时钟信号，又完成实现几个不一样的始能端EN,EN_192,EN_96,EN_48。top模块top顶层模块包括上述介绍的四个基本模块，大体结构如图23所示。它包括三个输入信号：clk,COMB_IN,RST_N;clk为时钟信号，COMB_IN为梳状滤波器的输入信号，RST_N为复位端；一个输出信号：COMB_OUT。图23梳状滤波器测试程序根据top顶层模块的编写程序，编写梳状滤波器的测试程序。仿真结果分析

通过VerilogHDL语言对梳状滤波器的硬件描述，用LINUX系统下的VCS仿真工具仿真，得到梳状滤波器的输出信号，如图24（数字输出形式）和25（模拟输出形式）。图24梳状滤波器VCS工具仿真图（数字输出形式）

图25梳状滤波器VCS工具仿真图（模拟输出形式）

图26梳状滤波器的输出频谱图在24K内

仿真结果分析

将文件comb.out的数据导入到Matlab中进行分析，得到图26（梳状滤波器的输出频谱图在24K内）。将硬件描述的仿真结果和梳状滤波器的系统级的仿真结果做比较，可以看出梳状滤波器的硬件描述完全正确。信噪比为103dB，满足要求。

首先感谢各位老师对我这次答辩的审查。感谢刘素娟老师，在她细心地辅导下，我顺利完成了毕业论文，学到了很多很重