移位寄放器模块功能测试2023

本文格式为Word版，下载可任意编辑——移位寄放器模块功能测试2023

数字规律与数字系统试验

试验五：移位寄放器功能测试及设计

试验目的

学习移位寄放器的工作原理；把握移位寄放器的功能的测试方法。把握移位寄放器Verilog语言实现法。

移位寄放器的规律功能及测试

试验原理移位寄放器

移位寄放器是一种具有移位功能的寄放器，是指寄放器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄放器称为双向移位寄放器，只需要改变左、右移的控制信号便可实现双向移位。

移位寄放器的规律功能及测试

试验原理试验原理-74LS194芯片介绍A、B、C、D为并行输入端；QA、QB、QC、QD为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；CR为异步清零端；CP为时钟脉冲输入端。

移位寄放器的规律功能及测试

试验原理74LS194的使用方法74LS194有5种不同操作模式：清零、左移、右移、置数以及保持。S1、S0和CR端的控制作用如下表所示。

操作123

输入

输出

复位控制串入CLRS1S0SLSR011XX1001XX10110111

DCBA010101010101

时钟CLOCKX↑↑

QAQBQCQD0000

功能描述清零左移右移

{QBQCQD(SL)}(n){(SR)QAQBQC}(n)

45

11

1100

XXXX

01010101

↑↑

ABCD{QAQBQCQD}(n)

置数保持

移位寄放器的规律功能及测试

试验内容1.测试移位寄放器模块74194的规律功能(1)新建原理图文件Test_74194.bdf;如下图

移位寄放器的规律功能及测试

试验内容(2)编译；建立波形文件；仿真；填表。

操作12345

输入

输出

复位CLR01111

控制S1S0XX10110100

串入SLSR1111111111

ABCD01010101010101010101

时钟CLOCKX↑↑↑↑

QAQBQCQD

功能描述

移位寄放器的规律功能及测试

试验内容

2、右移位寄放器的Verilog程序for(i=0;i3;i=i+1)q[i+1]=q[i];endendendmodule

modulelsr4(q,d,clk,cr);inputd,clk,cr;outputq;reg[0:3]q;integeri;

always@(posedgeclk)beginif(!cr)//假使cr等于零q=0;elsebeginq[0]=d;

移位寄放器的规律功能及测试

试验内容

右移位寄放器的Verilog程序-仿真程序

移位寄放器的规律功能及测试

Verilog语言日积月累

循环语句：for(i=0;i3;i=i+1)注意：没有end结尾循环语句还有：forever;repeat;while语句。整型数定义关键字：integer;

移位寄放器的规律功能及测试

试验测试内容试验步骤：(1)新建项目或开启项目--*.qpf(2)新建Verilog文件--*.V(3)编译；建仿真波形文件--*.vwf;(4)分派管脚:为输入输出信号分析管脚，编译，生成_*.sof文件，下载。

移位寄放器的规律功能及测试

试验内容测试表格操作1234输入输出

复位cr01

11

dX111

时钟clkX↑↑↑

QAQBQCQD

5

1

1

↑

移位寄放器的规律功能及测试

试验内容思考题用74