门电路和组合逻辑电路演示

（优选）门电路和组合逻辑电路ppt讲解现在是1页\一共有84页\编辑于星期二由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。基本逻辑门电路12.1基本门电路现在是2页\一共有84页\编辑于星期二

电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平现在是3页\一共有84页\编辑于星期二1.与门电路(1)电路(2)工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V现在是4页\一共有84页\编辑于星期二1.与门电路(3)逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表达式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表现在是5页\一共有84页\编辑于星期二2.或门电路(1)电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC(2)工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y为“1”。现在是6页\一共有84页\编辑于星期二2.或门电路(3)逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表现在是7页\一共有84页\编辑于星期二3.非门电路+UCC-UBBARKRBRCYT10截止饱和(2)逻辑表达式：Y=A“0”10“1”(1)电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY现在是8页\一共有84页\编辑于星期二1.与非门有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门复合门现在是9页\一共有84页\编辑于星期二2.或非门Y≥1ABC“或非”门1Y12.1.2复合门“或”门ABC>1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”门逻辑状态表Y=A+B+C逻辑表达式：现在是10页\一共有84页\编辑于星期二例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2现在是11页\一共有84页\编辑于星期二ABC&1&D>1Y3.与或非门电路12.1.2复合门Y=A.B+C.D逻辑表达式：>1&&YABCD逻辑符号现在是12页\一共有84页\编辑于星期二例：用“与非”门构成基本门电路(2)应用“与非”门构成“或”门电路(1)应用“与非”门构成“与”门电路AY&B&BAY&&&由逻辑代数运算法则：由逻辑代数运算法则：现在是13页\一共有84页\编辑于星期二&YA(3)应用“与非”门构成“非”门电路(4)用“与非”门构成“或非”门YBA&&&&由逻辑代数运算法则：现在是14页\一共有84页\编辑于星期二

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。12.1.3集成逻辑门现在是15页\一共有84页\编辑于星期二有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门12.1.3集成逻辑门现在是16页\一共有84页\编辑于星期二74LS00、74LS20管脚排列示意图&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)现在是17页\一共有84页\编辑于星期二12.6

组合逻辑电路的分析和设计

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出现在是18页\一共有84页\编辑于星期二12.2.1组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：现在是19页\一共有84页\编辑于星期二例1：分析下图的逻辑功能(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1AB&&&&YY3Y2现在是20页\一共有84页\编辑于星期二(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..现在是21页\一共有84页\编辑于星期二(3)列逻辑状态表Y=AB+AB=AB逻辑式(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号ABY001100111001现在是22页\一共有84页\编辑于星期二(1)写出逻辑式例2：分析下图的逻辑功能A

B.Y=ABAB

.A•B化简A

B

=AB+AB&&11BAY&现在是23页\一共有84页\编辑于星期二(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY001100100111现在是24页\一共有84页\编辑于星期二例3：分析下图的逻辑功能Y&&1BA&C101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁打开选通A信号现在是25页\一共有84页\编辑于星期二BY&&1BA&C001设：C=0封锁选通B信号打开例3：分析下图的逻辑功能B写出逻辑式：=AC+BCY=AC•BC现在是26页\一共有84页\编辑于星期二12.2.2组合逻辑电路的设计根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：现在是27页\一共有84页\编辑于星期二例1：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示“0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。(1)列逻辑状态表(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。0000

A

B

C

Y0010010001111000101111011111现在是28页\一共有84页\编辑于星期二(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系0000

A

B

C

Y0010010001111000101111011111ABC00011110011111现在是29页\一共有84页\编辑于星期二三人表决电路&&ABCY&&&&ABCC现在是30页\一共有84页\编辑于星期二例2：设计一个三变量奇偶检验器。

要求:当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。(1)列逻辑状态表(2)写出逻辑表达式0000

A

B

C

Y0011010101101001101011001111(3)用“与非”门构成逻辑电路ABC00100111101111解：现在是31页\一共有84页\编辑于星期二(4)逻辑图YCBA01100111110&&&&&&&&1010现在是32页\一共有84页\编辑于星期二例3:某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”的含义。现在是33页\一共有84页\编辑于星期二逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABC

G1G2现在是34页\一共有84页\编辑于星期二(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G210001101现在是35页\一共有84页\编辑于星期二(4)用“与非”门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111现在是36页\一共有84页\编辑于星期二(5)画出逻辑图ABCABC&&&&&&&&&G1G2现在是37页\一共有84页\编辑于星期二在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的使用方法。12.3常用中规模组合逻辑功能器件现在是38页\一共有84页\编辑于星期二12.3.1加法器二进制十进制：0~9十个数码，“逢十进一”。在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。现在是39页\一共有84页\编辑于星期二12.3.1加法器加法器:实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现现在是40页\一共有84页\编辑于星期二1.半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC现在是41页\一共有84页\编辑于星期二半加器逻辑状态表逻辑表达式逻辑图&=1ABSCA

B

S

C0000011010101101现在是42页\一共有84页\编辑于星期二2.全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI现在是43页\一共有84页\编辑于星期二(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111现在是44页\一共有84页\编辑于星期二半加器构成的全加器>1BiAiCi-1SiCiCOCO逻辑图&=1>1AiCiSiCi-1Bi&&现在是45页\一共有84页\编辑于星期二12.3.2编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足

2nN现在是46页\一共有84页\编辑于星期二1.二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码现在是47页\一共有84页\编辑于星期二(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。解：现在是48页\一共有84页\编辑于星期二001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2

Y1

Y0现在是49页\一共有84页\编辑于星期二(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7现在是50页\一共有84页\编辑于星期二(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0现在是51页\一共有84页\编辑于星期二将十进制数0~9编成二进制代码的电路2.二–十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码现在是52页\一共有84页\编辑于星期二

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。8421BCD码编码表000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111现在是53页\一共有84页\编辑于星期二写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7现在是54页\一共有84页\编辑于星期二画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0现在是55页\一共有84页\编辑于星期二法二：现在是56页\一共有84页\编辑于星期二十键8421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9001100现在是57页\一共有84页\编辑于星期二

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。3.优先编码器现在是58页\一共有84页\编辑于星期二74LS4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入(低电平有效)输出(8421反码)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110现在是59页\一共有84页\编辑于星期二例:74LS147集成优先编码器(10线-4线)74LS147引脚图低电平有效1615141312111091234567874LS4147现在是60页\一共有84页\编辑于星期二译码器译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。1.二进制译码器8个3位译码器二进制代码高低电平信号现在是61页\一共有84页\编辑于星期二状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出现在是62页\一共有84页\编辑于星期二写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC现在是63页\一共有84页\编辑于星期二逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC现在是64页\一共有84页\编辑于星期二译码器74138集成译码器

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

A0

A1

A3

S2

S3

S1

Y7

GND

VCC

Y1

Y2

Y3

Y4

Y5

Y6

Y0

现在是65页\一共有84页\编辑于星期二74138集成译码器功表能

输入输出S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL一个3线–8线译码器能产生三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。现在是66页\一共有84页\编辑于星期二逻辑函数F＝AB＋BC＋AC的最小项为：CB“1”A74LS138&F例：利用74LS138实现逻辑函数F＝AB＋BC＋AC

解：F＝AB＋BC＋AC

＝ABC＋ABC＋ABC＋ABC

＋ABC

＋ABC

＝∑m( 1,2,3,4,5,6)构成的逻辑电路图现在是67页\一共有84页\编辑于星期二74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S是使能端现在是68页\一共有84页\编辑于星期二74LS139译码器功能表

输入输出SA0A1Y0110000011001101110Y1Y2Y311101110111011174LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S是使能端S=0时译码器工作输出低电平有效现在是69页\一共有84页\编辑于星期二2.二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器现在是70页\一共有84页\编辑于星期二gfedcba

1.半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg现在是71页\一共有84页\编辑于星期二2.七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117个4位现在是72页\一共有84页\编辑于星期二七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码现在是73页\一共有84页\编辑于星期二BS204A0A1A2A3

74LS247+5V来自计数器七段译码器和数码管的连接图510Ω×7abcdefgRBIBILTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC74LS247型译码器的外引线排列图abcdefg74LS247现在是74页\一共有84页\编辑于星期二12.3.4数据选择器和数据分配器在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。使能端多路选择器多路分配器数据选择控制数据分配控制发送端接收端IYD0D1D2D3SA1A0传输线A0A1D0D1D2D3S现在是75页\一共有84页\编辑于星期二1.数据选择器从多路数据中选择其中所需要的一路数据输出。例：四选一数据选择器输入数据输出数据使能端D0D1D2D3YSA1A0控制信号现在是76页\一共有84页\编辑于星期二由逻辑图写出逻辑表达式74LS153功能表使能选通输出SA0A1Y10000001100110D