第四章(组合逻辑电路)

电路特点功能特点任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关

不包含有记忆功能的单元电路，也没有反馈电路。2.组合逻辑电路的特点1.数字电路组合逻辑电路时序逻辑电路第一页，共85页。第一页，共85页。

可以用逻辑图、函数表达式、卡诺图或真值表的形式来表示逻辑功能。

框图:(图4-0-1)

描述方法3.中规模组合电路概念第二页，共85页。第二页，共85页。4.1组合逻辑电路分析

含义:逻辑电路的分析就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。

分析步骤：

已知组合逻辑电路写输出逻辑表达式化简分析其功能填真值表分析其功能第三页，共85页。第三页，共85页。例1解：1)、根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图，试分析其逻辑功能。BABAY+=···=2）、根据逻辑表达式列真值表00011011ABY01103）、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。&&&&YABABA·ABB·AB第四页，共85页。第四页，共85页。例2分析如图所示组合逻辑电路的功能。

（2）化简（3）真值表

例2的逻辑电路解：（1）表达式第五页，共85页。第五页，共85页。真值表ABCY00000101001110010111011100010111(4)功能：输入两个或者两个以上的1,输出Y为1,可作为多数表决电路使用。第六页，共85页。第六页，共85页。例3分析如图所示组合逻辑电路的功能。

（2）真值表

例3逻辑电路解：（1）表达式第七页，共85页。第七页，共85页。真值表ABCY00000101001110010111011101111110(3)功能：输入变量A、B、C同时为1或0时,输出Y为0，该电路可判断输入变量是否一致。第八页，共85页。第八页，共85页。4.1.1加法器1.一位半加器电路图

能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。表达式真值表第九页，共85页。第九页，共85页。2.一位全加器电路图表达式第十页，共85页。第十页，共85页。真值表逻辑功能第十一页，共85页。第十一页，共85页。CO∑CIABS1位加法器逻辑符号第十二页，共85页。第十二页，共85页。2.多位全加器4位串行进位加法器：10011101111例如做14+7的运算：=（10101）2=16+4+1=（21）1001110(1110)2+(0111)20CO∑CIABSCO∑CIABSCO∑CIABSCO∑CIABS第十三页，共85页。第十三页，共85页。超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。不片接时,芯片74LS83的CI端应接低电平.常用4位超前进位加法器有74LS83等。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO应用P119原理图4-1-5第十四页，共85页。第十四页，共85页。4.1.2编码器

编码：将特定含义的输入信号（文字、数字、符号）转换成二进制代码的过程。

编码器：实现编码操作的数字电路。编码器分类：按编码方式不同，分普通编码器和优先编码器;

按照输出代码的不同，分二进制编码器和非二进制编码器。第十五页，共85页。第十五页，共85页。1.二进制优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。真值表第十六页，共85页。第十六页，共85页。第十七页，共85页。第十七页，共85页。74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSST逻辑符号CT54148/CT74148第十八页，共85页。第十八页，共85页。高位片工作时：高位输入全1不工作时：则YS1=0允许低位片对输入I0～I7编码。YS1=1，ST2=1，则高位片编码，低位片禁止编码。第十九页，共85页。第十九页，共85页。第二十页，共85页。第二十页，共85页。2.10线-4线优先编码器74LS147二—十进制优先编码器0编码有效输出8421BCD反码10线—4线（实为9线—4线）没有I0

端:当I9~I1全为1时，输出0000的反码111174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y3

优先编码器74LS148的应用举例计算机键盘，其内部就是一个字符编码器。它将键盘上大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单CPU，然后再进行处理、存储、输出到显示器或打印机上。第二十一页，共85页。第二十一页，共85页。

3.其它优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。

解：（１）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用×表示；用Y1,Y2表示输出编码。例：电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。设计电话编码控制电路。第二十二页，共85页。第二十二页，共85页。

（２）列真值表:真值表如下所示。

表3.3例5的真值表

输入

输出ABCY1Y21××01×001000110（３）写逻辑表达式第二十三页，共85页。第二十三页，共85页。（４）画优先编码器逻辑图如图所示。优先编码逻辑图第二十四页，共85页。第二十四页，共85页。4.1.3译码器译码含义:

译码是编码的逆过程，即将每一组输入二进制代码“翻译”成为一个特定的输出信号。译码器:实现译码功能的数字电路称为译码器。译码器分类:变量译码器(二进制译码器);

码制译码器(非二进制译器);

显示译码器。

第二十五页，共85页。第二十五页，共85页。一、二进制译码器1）逻辑图1、2位二进制译码器第二十六页，共85页。第二十六页，共85页。2）真值表STA1A0Y3Y2Y1Y01XX11110001110001110101010110110111第二十七页，共85页。第二十七页，共85页。输出1有效Y3Y2Y1Y0A0A1STY3Y2Y1Y0A0A1ST输出0有效3）逻辑符号对应上图第二十八页，共85页。第二十八页，共85页。4)功能扩展（2线-4线扩展成3线-8线译码器真值表输入输出0001111111011111101111110111111011111101111110111111011111101111111

A2A1A0Z3Z2Z1Z0Z7Z6Z5Z41A1A2Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S（1）（2）Z7Z6Z5Z4Z3Z2Z1Z0001010011100101110111A0第二十九页，共85页。第二十九页，共85页。6）常用集成2线—4线译码器74LS139：双2线—4线译码器74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S12、三位二进制译码器

三位二进制译码器即3线—8线译码器，常用3线—8线译码器有74LS138逻辑符号（输出0有效）：当控制端S1S2S3=100时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0译码器禁止时，所有输出端都输出无效电平（高电平）。第三十页，共85页。第三十页，共85页。3线-8线译码器逻辑符号第三十一页，共85页。第三十一页，共85页。第三十二页，共85页。第三十二页，共85页。4线-10线译码器第三十三页，共85页。第三十三页，共85页。应用扩展：利用4片4-10译码器和1片2-4译码器组成5-32线译码器第三十四页，共85页。第三十四页，共85页。典型应用:1)地址译码器3.综合1）同理,四位二进制译码器为4线—16线译码器(如74LS154等)2）二进制译码器就是n线—2n线译码器，即，n变量全部最小项的译码器。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1ABCICO2)函数发生器第三十五页，共85页。第三十五页，共85页。二、二—十进制译码器（以8421BCD码的译码器为例）2、结构：常用集成8421BCD码译码器有74LS042，

4线—10线，没有片选端。3、1、功能：能将8421BCD码译成对应的高、低电平。3、真值表4、扩展应用第三十六页，共85页。第三十六页，共85页。

显示译码器是常见的数字显示电路,它通常由译码器、驱动器和显示器等部分组成。

1.显示器件数码显示器按显示方式有分段式、字形重叠式、点阵式;按发光材料分半导体、荧光、液晶显示器.

分段式半导体显示器应用最普遍。它有共阳极和共阴极两种接法。三、显示译码器等效电路：共阳极，需0驱动共阴极，需1驱动LED数码管外形图hagdbcef+Uabcdefgabcdefg第三十七页，共85页。第三十七页，共85页。2、

显示译码器为了使七段数码管显示BCD代码所表示的十进制数，必须使用显示译码器，将BCD代码译成数码管所需的驱动信号。常用可以驱动共阴极LED数码管的显示译码器有74LS48等。第三十八页，共85页。第三十八页，共85页。74LS48的符号图和管脚排列图

第三十九页，共85页。第三十九页，共85页。表4-1-874LS48显示译码器的功能表

输入

输出字型

A3A2A1A0abcdefg11111111111×××××××××0000000011000011110000110011000101010101111111111110110101111111100111110111111110110110101010001010100011101100111110113.驱动电路4.应用电路第四十页，共85页。第四十页，共85页。4.1.4数值比较器数值比较器就是对两个位数相同的二进制数A、B进行比较，其结果有A＞B、A＜B和A＝B三种可能性。一、1位数值比较器1、逻辑图2、表达式YA<B=ABYA>B=AB3、真值表YA=B=AB+AB第四十一页，共85页。第四十一页，共85页。3、真值表100100100100ABY(A<B)Y(A=B)Y(A>B)00011011第四十二页，共85页。第四十二页，共85页。二、多位数值比较器1、逻辑符号第四十三页，共85页。第四十三页，共85页。第四十四页，共85页。第四十四页，共85页。2.集成数字比较器74LS8574LS85是四位数字比较器，其逻辑符号以及管脚排列图如下所示。图3.2374LS85管脚排列图COMPY(A<B)Y(A=B)Y(A>B)I(A<B)I(A=B)I(A>B)B3B2B1B0A3A2A1A0第四十五页，共85页。第四十五页，共85页。

3.数字比较器的扩展用两片74LS85组成八位数字比较器的电路如图所示。第四十六页，共85页。第四十六页，共85页。第四十七页，共85页。第四十七页，共85页。4.1.5数据选择器

１.数据选择器的功能：从多路输入中选择一路输出。根据输入端的个数分为四选一、八选一等等。其功能如图所示的单刀多掷开关。数据选择器示意图

数据选择器由地址端、控制端、数据输入端和使能信号端组成。第四十八页，共85页。第四十八页，共85页。2.四选一数据选择器电路图

工作状态表

表达式:

Y=A1A0D0

+A1A0D1+A1A0D2

+A1A0D3符号

A1A0四选一D3D2D1D0SY第四十九页，共85页。第四十九页，共85页。3.八选一数据选择器符号

真值表

第五十页，共85页。第五十页，共85页。表4-1-1274LS151的功能表01D0

D1

D2D3D4D5D6D71×××00000001001000110100010101100111WＷＥA2A1A0

表达式:

第五十一页，共85页。第五十一页，共85页。解：十六选一的数据选择器的地址输入端有四位，最高位A3的输入可以由两片八选一数据选择器的使能端接非门来实现，低三位地址输入端由两片74LS151的地址输入端相连而成，连接图如图3.１６所示。当A3=0时,低位片4LS151工作,根据地址控制信号A3A2A1A0选择数据D0～D7输出；A3=1时,高位片工作,选择D8～D15进行输出。

4.数据选择器的功能扩展以及应用例8用两片74LS151连接成一个十六选一的数据选择器第五十二页，共85页。第五十二页，共85页。图3.１６例8的连接图第五十三页，共85页。第五十三页，共85页。4.2组合逻辑电路的设计

①所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。②满足速度要求，应使级数尽量少，以减少门电路的延迟。③功耗小，工作稳定可靠。设计时主要考虑的问题：第五十四页，共85页。第五十四页，共85页。一、设计步骤用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与或式用多种基本门设计逻辑电路变为与非与非式4.2.1小规模组合逻辑设计（用基本门设计电路）第五十五页，共85页。第五十五页，共85页。

例4-11、列真值表2、填卡诺图化简逻辑函数00010111

ABCY

000001010

011

100

101

110

11111100001BC0001111001AY有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器，为防止误报警，只有当其中两种或两种以上的探测器发出探测信号时，报警系统才产生报警控制信号，设计产生报警控制信号的电路。第五十六页，共85页。第五十六页，共85页。3、输出函数式4、用与门、或门设计电路5、用与非门设计电路思考：若只用二输入与非门设计电路，如何画逻辑图？Y=AB+BC+AC提示：的形式画逻辑图。&&&&ABCY&&&≥1ABCYY=（ABBC）AC··将函数式化为第五十七页，共85页。第五十七页，共85页。列出真值表→写出逻辑表达式→逻辑化简和变换→画出逻辑图

例4-2归纳：组合逻辑电路的设计步骤二、最少与非门设计步骤三、或非门设计步骤第五十八页，共85页。第五十八页，共85页。解：（1）输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习,1表示上自习,０表示不上自习；输出变量Ｙ、Ｇ分别表示大教室、小教室的灯是否亮,１表示亮,０表示灭.例3有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：

(1)一个班学生上自习，开小教室的灯。

(2)两个班上自习，开大教室的灯。

(3)三个班上自习，两教室均开灯。第五十九页，共85页。第五十九页，共85页。（2）列真值表：如表3.2所示。表3.2真值表ABCYG0000010100111001011101110001011001101011第六十页，共85页。第六十页，共85页。（3）写表达式并化简:（4）画逻辑图:

与或逻辑表达式画出逻辑图；再画出用与非门实现的逻辑图。第六十一页，共85页。第六十一页，共85页。图3.3例3的逻辑图

(a)直接实现；(b)用与非门实现第六十二页，共85页。第六十二页，共85页。(1)

利用数据选择器，当使能端有效时，将地址输入、数据输入代替逻辑函数中的变量实现逻辑函数。一.数据选择器的应用

解把逻辑函数变换成最小项表达式：

例1试用八选一数据选择器74LS151产生逻辑函数4.2.2采用中规模集成器件设计组合逻辑电路第六十三页，共85页。第六十三页，共85页。八选一数据选择器的输出逻辑函数表达式为

将式中A2、A1、A0用A、B、C来代替,

D0=D1=D3=D6=1,D2=D4=D5=D7=0，画出该逻辑函数的逻辑图，如图第六十四页，共85页。第六十四页，共85页。逻辑图第六十五页，共85页。第六十五页，共85页。

例2用数据选择器实现三变量多数表决器。

则有：

D0=D1=D2=D4=0D3=D5=D6=D7=1

解：三变量多数表决器在例1中已分析,其逻辑表达式为第六十六页，共85页。第六十六页，共85页。

画出逻辑图如图所示例2的逻辑图第六十七页，共85页。第六十七页，共85页。(2)具有n位地址码的数据选择器，可以产生多于n个变量的任意逻辑函数。例：用8选1数据选择器实现4变量逻辑函数F（A、B、C、D）=∑m(1,5,6,7,9,11,12,13,14)解：8选1数据选择器有3个地址端，8个数据输入端，而四变量函数一共有16个最小项，所以采用两片8选1数据选择器，扩展成16选1数据选择器，如下图a）扩展法第六十八页，共85页。第六十八页，共85页。例：用8选1数据选择器实现4变量逻辑函数F（A、B、C、D）=∑m(1,5,6,7,9,11,12,13,14)解：第一步作出F的卡诺图及其3变量降维图，如下图b）降维图法第二步得到8选1数据选择器数据输入端D0=D，D1=0，D2=D，D3=1，D4=D，D5=D，D6=1，D7=D第六十九页，共85页。第六十九页，共85页。第三步画出逻辑电路图第七十页，共85页。第七十页，共85页。解：四选一数据选择器的输出表达式为：例：用四选一数据选择器产生三变量的

逻辑函数Z=ABC+ABC+ABY=A1A0D0+A1A0D1+A1A0D2

+A1A0D3

将Z式写成与Y式完全对应的形式：

对照Z式与Y式知，只要令：Z=根据替代关系连接线路A1A0D3D2D1D0SYABC+AB•0+ABC+AB•1ABC11ZA1=A，A0=B，D0=C，D1=0，D2=C，D3=1数据选择器的输出函数就是

Z

式所表示的逻辑函数第七十一页，共85页。第七十一页，共85页。二、译码器的应用1、用译码器作数据分配器例如用2线—4线译码器作数据分配器：A1A0端：地址码输入端S端：数据D的输入端Y3~Y0：数据输出端把数据D=1010依次加在S端，10111110111011111100011011A1A0地址码

输出Y2=DY0=DY1010例如：令地址码A1A0=10结果只有Y2=1010功能表DY3Y2Y1Y0A0A1SY1=DY3=D第七十二页，共85页。第七十二页，共85页。2、用译码器产生任意逻辑函数n线—2n线的译码器，可产生不多于n个变量的任意逻辑函数。1）方法步骤2）注意

控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应；

所用译码器输出1有效时，输出端应附加或门；把原函数化为最小项之和形式；根据函数的变量数n，确定用n线——2n线译码器；所用译码器输出0有效时，输出端应附加与非门。第七十三页，共85页。第七十三页，共85页。假设用图示输出1有效的3线—8线译码器产生此函数，则应将Z式变为如下形式：如果用输·出0有效的3线—8线译码器74LS138产生此函数，例1：用译码器产生Z=ABC+AB解：≥1ZABC1译码器输出端附加或门即可。则应将Z式变为如下形式：译码器输出端附加与非门即可。Z=ABC+ABC+ABC=m0+m6+m7

Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7=m0·m6·m7Y0·Y6·Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZABC1&第七十四页，共85页。第七十四页，共85页。例2：用一片74LS138实现 1位全加器的逻辑功能连接线路如图。例3：用1片74LS139实现

1位全加器的逻辑功能。先将双2线—4线连接成3线—8线译码器，再产生题示逻辑功能。已知1位全加器的逻辑表达式为74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1ABCISCO74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1&&1ABCISCO第七十五页，共85页。第七十五页，共85页。三、加法器的应用加法器常用来进行代码转换用一片74LS83把8421BCD码转换成余3码。解：余3码=8421BCD+0011余3码8421BCD码用一片74LS83,附加必要的门电路将8421BCD码转换成2421BCD码。设计过程见下页所以：如图连接即可。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO0011

修正值例1：例2：第七十六页，共85页。第七十六页，共85页。2、修正电路的设计1、真值表（设计一览表）74LS83的输入74LS83的输出8421BCDA3A2A1A0修正值B3B2B1B02421BCDS3S2S1S0000000010010001101000101011001111000100100000001001000110100101111001101111011110000000000000000000001100110011001100110观察修正值可知：B3=0；B0=0；B2=B1=（A3A2A1A0）（A3A2A1A0）m5+m6+m7+m8+m9约束项：m10+m11+m12+m13+m14+m15=0解：第七十七页，共85页。第七十七页，共85页。3、修正电路输出逻辑表达式已知:B2=B1=m5+m6+m7+m8+m9m10+m11+m12+m13+m14+m15=08421BCD码修正值2421BCD码≥1&B2=B1=A3+A2A0+A2A174LS83B3B2B1B0A3A2A1A0S3S2