实验门电路的逻辑功能及测试_第1页
实验门电路的逻辑功能及测试_第2页
实验门电路的逻辑功能及测试_第3页
实验门电路的逻辑功能及测试_第4页
实验门电路的逻辑功能及测试_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验门电路的逻辑功能及测试第1页，共11页，2023年，2月20日，星期六门电路逻辑功能测试异或门逻辑功能测试逻辑门传输延迟时间测量利用与非门控制输出实验内容第2页，共11页，2023年，2月20日，星期六实验芯片介绍实验原理第3页，共11页，2023年，2月20日，星期六1、测试门电路逻辑功能实验操作与非门的功能测试123电压（V）LLLHHLHH第4页，共11页，2023年，2月20日，星期六实验操作操作说明第5页，共11页，2023年，2月20日，星期六2、异或门逻辑功能测试实验操作选用74LS86两只按图接线，测量并记录数据：1245ABYY电压(V)LLLLHLLLHHLLHHHLHHHHLHLH第6页，共11页，2023年，2月20日，星期六3、逻辑门传输时间的测试实验操作构成以下电路：输入200KHZ的连续脉冲，用双踪示波器测量输入输出相位差。计算每个门的平均延迟时间的TPD值。注：第7页，共11页，2023年，2月20日，星期六实验原理平均延迟时间：平均延迟时间的大小反映了TTL门的开关特性，主要说明门电路的工作速度。导通延迟时间tPHL-从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd是tPHL和tPLH的平均值。一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。第8页，共11页，2023年，2月20日，星期六4、利用与非门控制输出实验操作用一片7400构成以下电路，S接任何一个电子开关，用示波器观察S对输出脉冲的控制作用，记录波形图。测试电路控制端状态输出Y分析解释实验结果图6-3－6（1）电路S=0S=1图6-3－6（2）电路S=0S=1第9页，共11页，2023年，2月20日，星期六注意事项每次实验前先检查实验箱电源是否正常，然后选择实验用的集成电路芯片，按自己设计的实验接线图接好连线，特别注意Vcc(电源)及GND(地线)不能接错。线接好后经检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。

第10页，共11页，2023年，2月20日，星期六实验目的、内容、画出逻辑电路图。在电路图上标明接线时使用的集成块名称和引脚号，作为实验接线图。按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。在实验总结中写上实验中遇到的

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论