微系统封装基础

微系统封装基础第1页，共101页，2023年，2月20日，星期六焊球阵列(BGA)封装(BallGridArray)芯片尺寸封装(CSP:ChipScalePackage)圆片级封装(WLP:

WaferLevelPackage)多芯片模块（MCM:Mulit-chipModule)3维封装(3DPackage)系统级封装(SIP：SystemInPackage)

SOP:SystemOnPackage新技术第2页，共101页，2023年，2月20日，星期六第3页，共101页，2023年，2月20日，星期六3DICswithout3DSystemsCreatesGapComponentDensityorSource:IBM,Intel1081071051041031021019711980199520201061010109108107106105104103SystemIntegrationLawGap:

104x}19900.3mmComponentdensitySMTPTHMILLISCALETransistors/cm3Moore’sLawforICsMoore’sLawForICsto32mmMCM,3D,SIP第4页，共101页，2023年，2月20日，星期六3.1焊球阵列封装（BGA:ballgridarray）·定义I/O端是焊料球（Solderball），并呈阵列排列。即采用多功能、焊球阵列技术取代了传统的引线框式.第5页，共101页，2023年，2月20日，星期六·种类

按基材不同分：塑料BGA(PBGA)，陶瓷BGA（CBGA）、带式BGA（TBGA）、金属BGA（MBGA）·特点能安排更多的I/O，且可用于MCM（多芯片模块)，I/O端子数已经超过2600QFPBGA第6页，共101页，2023年，2月20日，星期六边长节距引脚(只)QFP32mm0.5mm208BGA31mm1.5mm4001mm900QFP(PlasticQuadFlatPackage)，引脚间距小，操作人员和设备的要求提高，精细技术的代价高,(1.0mm、0.8mm、0.65mm(304)、0.5mm、0.4mm、0.3mm多个规格)电子器件工程联合会（JEDEC）制定的BGA物理标准中，规定BGA的球形引脚间距为：1.5mm;1.27mm和1.0mm第7页，共101页，2023年，2月20日，星期六技术关键焊球端子底面的高度偏差原因：基板翘曲225球、1.5mmBGA偏差130um在线检测困难不能目检探针检查难于实现一般采用断层X射线跟踪检测工艺CBGA焊点结构图由于BGA的引脚以阵列形式焊于PCB上，返修时难度较大。第8页，共101页，2023年，2月20日，星期六1、PBGA·结构示意图BT树脂PBGA封装，它采用BT树脂／玻璃层压板作为基板，以塑料环氧模塑混合物作为密封材料，焊球为共晶焊料63Sn37Pb或准共晶焊料62Sn36Pb2Ag第9页，共101页，2023年，2月20日，星期六第10页，共101页，2023年，2月20日，星期六1、PBGA结构中的BT树脂／玻璃层压板的热膨胀系数CTE约为14ppm／℃，PCB板的约为17ppm／℃

，两种材料的CTE比较接近，因而热匹配性好。PBGA封装的优缺点2在回流焊过程中可利用焊球的自对准作用，即熔融焊球的表面张力来达到焊球与焊盘的对准要求。3成本低。4电性能良好。缺点：

对湿气敏感，不适用于有气密性要求和可靠性要求高的器件的封装。优点：第11页，共101页，2023年，2月20日，星期六2、CBGA它的基板是多层陶瓷，金属盖板用密封焊料焊接在基板上，用以保护芯片、引线及焊盘。封装体尺寸为10-35mm，标准的焊球节距为1.5mm、1.27mm、1.0mm。第12页，共101页，2023年，2月20日，星期六焊球材料为高温共晶焊料10Sn90Pb，焊球和封装体的连接需使用低温共晶焊料63Sn37Pb。（IBM）

第13页，共101页，2023年，2月20日，星期六第14页，共101页，2023年，2月20日，星期六CCGACBGA的扩展第15页，共101页，2023年，2月20日，星期六CBGA封装的优缺点1气密性好，抗湿气性能高，因而封装组件的长期可靠性高。

2与PBGA器件相比，电绝缘特性更好。

3与PBGA器件相比，封装密度更高。

4散热性能优于PBGA结构。优点：缺点：1由于陶瓷基板和PCB板的热膨胀系数CTE相差较大A1203陶瓷基板的CTE约为7ppm／℃，PCB板的CTE约为17ppm／℃，因此热匹配性差，焊点疲劳是其主要的失效形式。

2与PBGA器件相比，封装成本高。第16页，共101页，2023年，2月20日，星期六3、TBGATBGA的载体为铜／聚酰亚胺／铜的双金属层带(载带)。载体上表面分布的铜导线起传输作用，下表面的铜层作地线。硅片与载体实现互连后，将硅片包封起到保护作用。载体上的过孔实现上下表面的导通，利用类似金属丝压焊技术在过孔焊盘上形成焊球阵列。焊球间距有1.0mm、1.27mm、1.5mm几种。第17页，共101页，2023年，2月20日，星期六TBGA封装的优缺点1对湿气敏感;2不同材料的多级组合对可靠性产生不利的影响。优点：缺点：1封装轻、小;2电性能良;3组装过程中热匹配性好;4散热性能优于PBGA结构。第18页，共101页，2023年，2月20日，星期六第19页，共101页，2023年，2月20日，星期六·定义封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比裸片（Die）大不超过1.4倍。·种类

按设计、材料、应用的不同分：引线框架型（leadframe）、柔型基板型（Flex）、硬质基板型（rigid）、圆片级型（WL）和叠层CSP。·特点1.满足了芯片I/O引脚不断增加的需要。

2.芯片面积与封装面积之间的比值很小。

3.极大地缩短延迟时间。3.2芯片尺寸封装（CSP:chipscalepackage）第20页，共101页，2023年，2月20日，星期六DIPPGAPLCCPQFPBGACSP引线数2000节距(mm)2.542.541.271.271.00.81.271.00.80.50.50.30.25引线长度4.6φ0.89或更小φ0.3或更小高度50um第21页，共101页，2023年，2月20日，星期六CSP基本结构图互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP封装的关键组成部分第22页，共101页，2023年，2月20日，星期六第23页，共101页，2023年，2月20日，星期六1.引线框架型（leadframe）底部引线塑料封装(BLP)代表厂商有富士通、日立、Rohm、高士达（Goldstar）等等引线框通常是金属制的,外层的互连已做在引线框上。第24页，共101页，2023年，2月20日，星期六2.柔性基板CSP最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气（GE）和NEC。该类CSP采用PI或与TAB工艺中相似的带状材料作垫片,内层互连采用TAB、FC或WB。第25页，共101页，2023年，2月20日，星期六3.刚性基板CSP代表厂商有摩托罗拉、索尼、东芝、松下等等利用基板的刚性将在芯片四周分布的很窄节距焊盘再分布成PCB板上较宽节距的面阵列焊盘该类CSP是用树脂和陶瓷材料作垫片,内层互连方式也有FC和WB两种。第26页，共101页，2023年，2月20日，星期六第27页，共101页，2023年，2月20日，星期六该类CSP是在晶圆阶段,利用芯片间较宽的划片槽,在其中构造周边互连,随后用玻璃、硅、树脂、陶瓷等材料包封而完成的4.圆片级CSP（WLCSP）投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。前面几类CSP：分割IC芯片引键合线模塑第28页，共101页，2023年，2月20日，星期六焊凸点高度在0.25mm-0.4mm凸点节距最小为0.4mm包括凸点在内整个厚度小于1.0mm第29页，共101页，2023年，2月20日，星期六第30页，共101页，2023年，2月20日，星期六(1)如何解决与CSP相匹配的细间距高密度布线基片问题;(2)焊接技术,也就是焊接过程中工艺匹配的问题。(3)不容忽视的还有包封技术。5.CSP芯片制作技术的关键第31页，共101页，2023年，2月20日，星期六开发引线键合产品需要开发的封装技术(a)短引线键合技术在基片封装中,封装基片比芯片尺寸稍大,置于引线框架中,引线框架的键合焊盘伸到了芯片上面,在键合时,键合线都很短,而且弧线很低。而在键合引线很短时,键合引线的弧线控制很困难。常规CSP第32页，共101页，2023年，2月20日，星期六塑封料在注塑成形时呈熔融状态，是有黏度的运动流体，因此具有一定的冲力。冲力作用在金丝上，使金丝产生偏移，极端情况下金丝冲断，就是所谓的冲丝。(b)包封技术在引线键合的包封中,不仅要解决倒装片包封中的有关技术问题,还要解决包封的冲丝问题。(c)焊球安装技术。第33页，共101页，2023年，2月20日，星期六开发TAB键合产品需要开发的封装技术(a)TAB键合技术。(b)包封技术。(c)焊球安装技术。第34页，共101页，2023年，2月20日，星期六开发倒装片键合CSP产品需要开发的封装技术（a）二次布线技术二次布线,就是把的周边焊盘再分布成间距为微米左右的阵列焊盘。在对芯片焊盘进行再分布时,同时也形成了再分布焊盘的电镀通道。(b)凸点形成电镀金凸点或焊料凸点技术。在再分布的芯片焊盘上形成凸点。(c)包封技术。包封时,由于包封的材料厚度薄,空洞、裂纹的存在会更严重的影响电路的可靠性(d)焊球安装技术。第35页，共101页，2023年，2月20日，星期六第36页，共101页，2023年，2月20日，星期六第37页，共101页，2023年，2月20日，星期六开发圆片级产品需要开发的新技术(a)二次布线技术。(b)焊球制作技术。(c)包封技术。(d)圆片级测试和筛选技术。(e)圆片划片技术。利用在圆片上的金属层将在芯片四周分布的很窄的节距焊盘再分布成PCB板上较宽节距的面阵列焊盘第38页，共101页，2023年，2月20日，星期六第39页，共101页，2023年，2月20日，星期六CSP产品的封装基片在CSP产品的封装中,需要使用高密度多层布线的柔性基片、层压树脂基片、陶瓷基片。这些基片的制造难度相当大。为了保证产品的长期可靠性,在选择材料或开发新材料时,还要考虑到这些材料的热膨胀系数应与硅片的相匹配。第40页，共101页，2023年，2月20日，星期六包封材料由于产品的尺寸小,在产品中,包封材料在各处的厚度都小。为了避免在恶劣环境下失效,包封材料的气密性或与被包封的各种材料的粘附性必须良好有好的抗潮气穿透能力,与硅片的热膨胀匹配以及一些其它的相关性能。第41页，共101页，2023年，2月20日，星期六组装产品的印制板问题主要困难在于布线的线条窄,间距窄,还要制作一定数量的通孔,表面的平整性要求也较高。在选择材料时还要考虑到热膨胀性能。第42页，共101页，2023年，2月20日，星期六6.CSP封装技术展望（1）标准化（2）可靠性（3）成本第43页，共101页，2023年，2月20日，星期六采用引线键合的柔性垫片CSP对由低到高的引脚数都适用,并且由于其低廉的价格,应用也最广。引线框架CSP主要用于低引脚数的场合,刚性垫片CSP用于中引脚数的场合随着IC向高密度、高速度方向发展,未来器件对针脚数的要求会越来越高。预计到2000年,储存器、高频器件和逻辑器件将分别要求250、800和1000个I/O。模塑型CSP可以达到这么高的引脚数第44页，共101页，2023年，2月20日，星期六它的芯片互连与测试都是在圆片上完成的,之后再切片,进行倒装芯片组装.3.3圆片级封装（WLP：waferlevelpackage）第45页，共101页，2023年，2月20日，星期六第46页，共101页，2023年，2月20日，星期六加工工艺测试系统组装第47页，共101页，2023年，2月20日，星期六第48页，共101页，2023年，2月20日，星期六第49页，共101页，2023年，2月20日，星期六3.4多芯片模块/组件（MCM：mulit-chipmodule）·定义将2个以上的大规模集成电路裸芯片和其它微型元器件互连组装在同一块高密度多层基板上并封装在同一管壳内构成功能齐全质量可靠的电子组件MCM基板与芯片之间的互连方式第50页，共101页，2023年，2月20日，星期六第51页，共101页，2023年，2月20日，星期六第52页，共101页，2023年，2月20日，星期六（c）旨在高速度、高性能、高可靠和多功能，而不象一般混合IC技术以缩小体积重量为主。（b）MCM采用多块裸芯片与多层布线基板并实现高密度互连。与传统的混合IC主要区别（a）MCM组装的是VLSI、ULSI、ASIC裸片而不是MSI等中小规模的集成电路。第53页，共101页，2023年，2月20日，星期六典型类型根据基板类型分为：MCM-L型MCM-C型MCM-D型MCM-Si型MCM-D/C第54页，共101页，2023年，2月20日，星期六1.MCM-L（Layered）型—层压介质高密度印刷板模块。采用叠层结构的印刷电路板作为互连衬底。第55页，共101页，2023年，2月20日，星期六特点：因有机基板介电常数小允许较大的特征尺寸对微波应用有利；由于叠层式特点用MMCML易于实现多种封装结构；MCML基板比共烧陶瓷有较好的尺寸控制（烧制时的收缩）三种MCM中成本是最低关键技术：是要解决多层基板有线金属与隔离介质界面的效应和互连通孔的技术第56页，共101页，2023年，2月20日，星期六2.MCM-C（Ceramic）型—基板材料是多层陶瓷，采用丝网印刷的方法将金属导体印在瓷片上实现电气互连然后经过层压排胶烧结等工艺做出散热性能好机械强度高的多层共烧陶瓷基板。其布线间距可达200um,层数可达30层以上低温共烧陶瓷（LTCC）基板（MCM-C）加工流程第57页，共101页，2023年，2月20日，星期六3.MCM-D(Depositedthinfilms)型—在聚合物或介质材料薄膜上淀积金属导线图形MCM-D是三种基本类型中成本最高的一种主要是因为其布线采用了与芯片制造相似的工艺利用光刻技术制作有线，虽然布线层数最少，因其线条细、间距小、布线度也最高，适用于高频高速电路中。多层薄膜聚酰亚胺基板（MCM-D）加工流程第58页，共101页，2023年，2月20日，星期六混合型的MCM-D/C即共烧陶瓷上淀积薄膜型MCM-Si即在Si衬底上使用二氧化硅介质三维(3D)MCM3.其他类型的MCM第59页，共101页，2023年，2月20日，星期六各类MCM特性比较第60页，共101页，2023年，2月20日，星期六·种类叠层型3D;埋置型3D;有源基板型3D。·定义在垂直于芯片表面的方向上堆叠,互连两片以上裸片或器件的封装.PCB板和封装转接板的布线限制，规定0.50或0.40毫米是CSP封装最小的实用间距，这使得在X和Y方向上提高封装密度非常困难。3.5三维立体封装(3D)第61页，共101页，2023年，2月20日，星期六·特点体积小,电性能稳定(信号传输延迟时间减小、低躁声、低功耗）,多功能性、高可靠性和低成本性。*3D封装内的多个裸片仅需要一个基板，同时由于裸片间大量的互连是在封装内进行，互连线的长度大大减小，提高了器件的电性能。第62页，共101页，2023年，2月20日，星期六实现叠层型3D封装的两种方法：封装内的裸片堆叠封装内的封装堆叠或称封装堆叠1.叠层型3D封装

第63页，共101页，2023年，2月20日，星期六第64页，共101页，2023年，2月20日，星期六以錫球型态接合的叠层3D封裝

第65页，共101页，2023年，2月20日，星期六·因为裸片堆叠CSP在开发Z方向空间（即高度）的同时还保持了其X和Y方向上的元件大小（厚度即使增加也是非常小），这种封装已经被很多手机应用所接受。裸片堆叠CSP封装的主要缺点是，如果堆叠中的一层集成电路出现问题，所有堆叠的裸片都将失效。·封装堆叠使得能够堆叠来自不同供应商和混合集成电路技术的裸片，也允许在堆叠之前进行预烧和检测。第66页，共101页，2023年，2月20日，星期六裸片堆叠和封装堆叠比较第67页，共101页，2023年，2月20日，星期六关键技术

1.芯片厚度的控制:晶圆的减薄,背面研磨到100微米以下.在晶片背面机械研磨过程中，硅晶粒形变很容易导致应力。——引发裸片破裂、扭曲。

CMP，湿刻蚀和等离子刻蚀

50,极限10-20第68页，共101页，2023年，2月20日，星期六(a)支架型针脚焊(b)金楔焊(c)极低环路焊接2.引线焊接技术:线焊技术是决定封装堆叠模盖最小高度和S-CSP裸片堆叠高度的一个关键因素。3.裸片堆叠技术

第69页，共101页，2023年，2月20日，星期六4.薄模成型技术:为了能够堆叠封装，底部封装模盖的厚度必须小于顶部堆叠封装焊接球支架的高度。对于球间距为0.5-0.8毫米的CSP，紧凑型产品中已经广泛采用0.2-0.4毫米的球支架高度

第70页，共101页，2023年，2月20日，星期六——在各类基板内或多层布线介质层中“埋置”R、C或IC等元器件，最上层再贴装SMC/SMD来实现立体封装。2.埋置型3D第71页，共101页，2023年，2月20日，星期六Si圆片规模集成(WLS)后的有源基板上再实行多层布线,最上层再贴装SMC/SMD。3.有源基板型3D高导热第72页，共101页，2023年，2月20日，星期六(1)复合基板材料，由热固性树脂及无机填料构成。（2）电子元器件的埋入技术(3)内部互连技术，一般是通过导电浆料填入导通孔来实现层间电气互连。关键技术

第73页，共101页，2023年，2月20日，星期六·结构示意图第74页，共101页，2023年，2月20日，星期六4.可靠性问题局部过热，烧毁。温度分布不均匀，差异过大，影响信号传输材料热膨胀系数不匹配引起热应力，产生翘曲、裂纹4.可靠性问题叠层封装：三维热场分析存在热耦合，热场分布与单热源不同分析要点：第75页，共101页，2023年，2月20日，星期六一、使用低热阻的基板;二、使用强风冷或液冷却剂为3D器件降温;三、在叠层元件之间使用导热通孔将内部的热量散至表面。3DMCM器件散热的处理方法有三种:在实际的应用中,根据不同散热的情况可以选择一种或几种方案。第76页，共101页，2023年，2月20日，星期六3.6系统级封装(SiP)System-in-Package是将一个电子功能系统，或其子系统中的大部分内容，甚至全部都安置在一个封装内。第77页，共101页，2023年，2月20日，星期六产品尺寸的小型化缩短上市时间降低了母板的复杂程度某些性能得以提高降低整个系统的成本可以分别优化各个IC芯片的加工工艺，最充分地发挥各个芯片的性能特点1.Sip的特点第78页，共101页，2023年，2月20日，星期六2.SIP的主要形式（1）层叠封装互连一般采用WB和FCB第79页，共101页，2023年，2月20日，星期六平面分布封装形式示意图，此例为AmkorTechnology公司的SuperFCSiP的概念，使用了超微距的BGAFCB技术。（2）平面分布封装第80页，共101页，2023年，2月20日，星期六三星公司的高密度层叠存储芯片，世界上第一个六层叠封装存储芯片。（1）存储芯片集成封装MEMORY/MEMORYSIP3.SIP的主要应用第81页，共101页，2023年，2月20日，星期六AmkorTechnology公司的层叠存储芯片，用于SD卡芯片的制造。第82页，共101页，2023年，2月20日，星期六存储与ASIC芯片的集成封装，使用了WB和FCB的互连技术。（2）存储/控制芯片集成封装（MEMORY/ASICSIP）第83页，共101页，2023年，2月20日，星期六ASIC芯片与无源元件芯片的集成封装，PIC意为无源元件整合芯片。（3）控制芯片/无源元件集成封装（ASIC/PICSIP）第84页，共101页，2023年，2月20日，星期六射频芯片整合ASIC、无源元件、低通滤波、天线、RF开关等器件于一身，属于SIP中的最大应用，也可以上升到SOP的概念。（4）射频芯片集成封装（RFSIP）第85页，共101页，2023年，2月20日，星期六射频芯片的成品板，实现了混合RF信号的处理和收发。（4）射频芯片集成封装（RFSIP）第86页，共101页，2023年，2月20日，星期六电源芯片整合驱动IC、MOSFET器件，经过SIP后，变成小型的开关电源芯片。（5）DC－DC电源芯片集成封装（DCSIP）第87页，共101页，2023年，2月20日，星期六SIP整合了ASIC和光学MOMES器件，实现了片上光交换的概念。（6）光学MOMES集成封装（MOMESSIP）第88页，共101页，2023年，2月20日，星期六