戴蓓倩《电子线路》21

时序逻辑电路

数字电子电路基础1触发器的描述方法特性表（状态转换表）、特性方程、状态转换图RS触发器的特性方程01S=1,R=0S=0,R=1S=,R=0S=0,R=RS触发器的状态转换图2§1概述组合逻辑电路：如译码器，全加器，数据选择器时序逻辑电路：（简称时序电路）任意时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态，即与以前的输入信号有关，如触发器，寄存器，计数器和移位寄存器等3时序电路结构图输入输出q1qkz1zrz1z2zmx1x2xn内部输入内部输出组合逻辑电路触发器特点：包含组合逻辑电路和记忆（存储）电路；在电路的结构上，具有反馈。456根据记忆电路中存储单元状态变化的特点将时序电路分为：同步时序电路：所有存储电路中存储单元状态的变化都是在同一时钟信号操作下同时发生的。异步时序电路：存储单元状态的变化不是同时发生的。可能有公共的时钟信号，也可能没有公共的时钟信号。按照输出信号的不同，分为：米利（Mealy）型电路：某时刻的输出是该时刻的输入和电路状态的函数穆尔（Moore）型电路：某时刻的输出仅是该时刻电路状态的函数，与该时刻的输入无关，如同步计数器。7§2时序逻辑电路的分析根据其逻辑图分析出该电路实现的功能分析步骤1、从给定的逻辑图中写出每个触发器的驱动方程（即写出存储电路中每个触发器输入信号的逻辑表达式）；2、将驱动方程代入触发器的特性方程，得出每个触发器的状态方程；3、根据逻辑电路写出电路的输出方程。8触发器的驱动方程时序电路的状态方程JK触发器的状态方程时序电路的输出方程整理得x1J1KC1Q111J1KC1Q22&&11J1J2K1K2时钟z例9两个触发器可以有四种状态Q1Q2=00,01,10,11，将n时刻的现在状态和n时刻的现在输入代入时序电路的状态方程和输出方程，可得到n+1下一时刻的状态和n时刻的输出，从而列出代码形式的状态表状态转换表输出方程状态方程10S00S01S10S111/0输入x/输出z1/01/00/00/01/10/00/0状态图逻辑功能：1111序列检测器，每当检测到输入序列为连续4个和4个以上的1时，电路的输出z为1；否则，输出z为0用S00，S01，S10，S11分别表示四种状态Q1Q2=00,01,10,1111§3寄存器时序逻辑电路寄存器和移位寄存器计数器顺序脉冲发生器分析设计123.1数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。采用任何一种类型的触发器均可构成寄存器。每个触发器存放一位二进制数或一个逻辑变量，由n个触发器构成的寄存器可存放n位二进制数或n个逻辑变量的值。四位数码寄存器1312345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND输出控制时钟VCC5D6D7D8D5Q6Q7Q8Q74LS374低电平有效正边沿触发八D寄存器：三态输出共输出控制共时钟143.2移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)15根据移位数据的输入－输出方式，又可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出串行输入－串行输出串行输入－并行输出并行输入－串行输出并行输入－并行输出：16SDQQDQQDQQDQQD&&&&A0A1A2A3RDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位并入-串出的左移寄存器初始状态：设A3A2A1A0＝1011在存数脉冲作用下，Q3Q2Q1Q0＝1011。D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出321017D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出321010110110

0110

110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0＝1011用波形图表示如下：Q3Q2Q1Q0CP11010011001100000000000118四位串入-串出的左移寄存器：D0

＝LD1＝Q0D2＝Q1D3＝Q2四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝RD0＝Q1QQDQQDQQDQQDCP串行输出3210串行输入QDQQ3DQDQDCP串行输出Q1Q2Q0串行输入双向移位寄存器的构成：只要设置一个控制端S，当S＝0时左移；而当S＝1时右移即可。集成组件电路74LS194就是这样的多功能移位寄存器。19R—右移串行输入L—左移串行输入A、B、C、D—并行输入VCCQAQBQCQDS1S0CPQAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194151614131211109123456780111100011011直接清零保持右移(从QA向QD移动)左移(从QD向QA移动)并行输入CLRCPS1S0功能203.3三寄三存器应三用举例例：数据传三送方式三变换电三路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1.三实现三方法(1)三.三因为有三7位并三行输入三，故需三使用两三片74三LS1三94；(2)三.三用最高三位QD2作为它三的串行三输出端三。212.三具体电三路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194(1)74LS194(2)22寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0D0D1

11111

10D0

CP并行输入(S1S0=11)并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)3.工三作效果在电路三中，“三右移输三入”端三接＋三5V。23集成移三位寄存三器简介并行输入－并行输出(双向)74LS194、74LS198、74LS299，等。并行输入－串行输出74LS165、74LS166，等。串行输入－并行输出74LS164，等。串行输入－串行输出74LS91，等。24§4三计数三器的分三析4.1三计三数器的三功能和三分类1.三计数器三的作用记忆输三入脉冲三的个数三；用于三定时、三分频、三产生节三拍脉冲三及进行三数字运三算等等三。2.三计数器三的分类按工作三方式分三：同步计三数器和三异步计三数器。按功能三分：加法计三数器、三减法计三数器和三可逆计三数器。按计数三器的计三数容量三(或称三模数)三来分：各种不三同的计三数器，三如二进三制计数三器、十三进制计三数器、三二－十三进制计三数器等三等。254.2三异三步计数三器异步计三数器的三特点：在异步三计数器三内部，三有的触三发器直三接受输三入计数三脉冲控三制，有三的触发三器则是三把其它三触发器三的输出三信号作三为自己三的时钟三脉冲，因此各三个触发三器状态三变换的三时间先三后不一三，故被三称为“三异步三计数器三”。有异步三二进制三计数器三和异步三十进制三计数器三，常用三的异步三二进制三计数器三有4位三、7位三、12三和14三位。26QA1J1KC1AQB1J1KC1BQC1J1KC1CQD1J1KC1D计数脉三冲一、三四位二三进制加三法计数三器二进制三加法规三则：每一位三如果是三1，则三再加1三时应三变为0三，同时三向高位三发出进三位信号三，使高三位翻转三。由1三变为0三，对应三为下降三沿，而三触发器三为下降三沿触发三，因此三只要将三低位触三发器的三Q端接三到高位三触发器三的时钟三输入端三。每一三级输出三状态的三改变发三生在上三一级的三下降沿三（如果三为上升三沿触发三，则每三一级触三发器的三进位脉三冲应由三端输出三）。2728QAQBQCQD计数脉三冲二进制三加法计三数器波三形图（三时序图三）1234561112131415167891029二进制三加法计三数器状三态转换三图30四位二三进制加三法计数三器（用三D触发器三构成）1DC1A1DC1B1DC1C1DC1D计数脉冲上升沿三触发31二、四位二三进制减三法计数三器1J1KC1A1J1KC1B1J1KC1C1J1KC1D计数脉冲二进制三减法规三则：若低位三触发器三为0，三则再输三入一个三减法计三数脉冲三后应变三为1，三同时向三高位发三出借位三信号，三使高位三翻转。三由0变三为1，三对应为三上升沿三，而触三发器为三下降沿三触发，三因此只三要将低三位触发三器的三端接三到高位三触发器三的时钟三输入端三。每一三级输出三状态的三改变发三生在上三一级的三上升沿三（如果三为上升三沿触发三，则每三一级触三发器的三进位脉三冲应由三Q端输三出）。32334.3三同三步计数三器同步计三数器的三特点：在同步三计数器三内部，三各个触三发器都三受同一三时钟脉三冲——三输入计三数脉冲三的控制三，因此三，它们三状态的三更新几三乎是同三时的，三故被称三为“三同步三计数器三”。一、三三位二进三制同步三加法计三数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP二进制三加法运三算规则三：对一个三多位二三进制而三言，最三低位每三次加1三都改变三状态，三而第i三位（除三最低位三外）仅三有当以三下各位三皆为1三时才改三变状态34分析步三骤:1.三先列三写控制三端的逻三辑表达三式：J2=K2=Q1Q0J1=K1=Q0J0=K0=三1Q0：来三一个C三P，它三就翻转三一次；Q1：当Q0＝1时三，它可三翻转一三次；Q2：只有三当Q1Q0＝11三时，它三才能翻三转一次三。三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP352.三再列三写状态三转换表三，分析三其状态三转换过三程。2三0三0三1三0三0三1三1三1三1三0三1三01三0三0三0三0三0三0三0三1三1三0三0三13三0三1三0三0三0三0三0三1三1三0三1三14三0三1三1三1三1三1三1三1三1三1三0三05三1三0三0三0三0三0三0三1三1三1三0三16三1三0三1三0三0三1三1三1三1三1三1三07三1三1三0三0三0三0三0三1三1三1三1三18三1三1三1三1三1三1三1三1三1三0三0三0CPQ2Q1Q0J2＝K2＝J1＝K1＝J0＝1K0＝1Q2Q1Q0

Q1Q0Q1Q0Q0Q0原状态控制端下状态,,,36CPQ0Q1Q23.三波形三图Q0的输出三的波形三的频率三是CP三的1/三2。Q1的输出三的波形三的频率三是CP三的1/三4。Q2的输出三的波形三的频率三是CP三的1/三8。二分频四分频八分频37四位二三进制同三步加法三计数器计数脉三冲触发器三的激励三函数1J1KC1QAA1J1KC1QBB1J1KC1QCC1J1KC1QDD&&384.4三任三意进制三计数器三的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1.三写出三控制端三的逻辑三表达式三。J2=Q1Q0，K2＝1J1=K1＝1J0=Q2，K0＝1

例：分析步三骤：392.三再列三写状态三转换表三，分析三其状态三转换过三程：1三0三0三0三0三1三1三1三1三1三0三0三12三0三0三1三0三1三1三1三1三1三0三1三03三0三1三0三0三1三1三1三1三1三0三1三14三0三1三1三1三1三1三1三1三1三1三0三05三1三0三0三0三1三1三1三0三1三0三0三0CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111原状态控制端下状态,,,1Q2Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP所分析三的电路三为异步五三进制加三法计数三器。40另有三三种状态三111三、11三0、1三01不三在计数三循环内三，如果三这些状三态经若三干个时三钟脉冲三能够进三入计数三循环，三称为能三够自行启三动。4.三检验三其能否三自动启三动？CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111原状态控制端下状态,,,1Q21三1三11三1三1三1三0三10三0三01三1三00三1三1三1三0三10三1三01三0三10三1三1三1三0三10三1三0结论：经检验三，可以三自动启三动。3.三还可三以用波三形图显三示状态三转换表三(略三)410001000110010101011101115.三画状三态转换三图。Q2Q1Q042用触发三器构成三的计数三器电路三的分析首先写出触发器的控制端的逻辑表达式再列写三计数器三的状态三转换表获得计三数器的三模(即三进制数三)最后需三检验计三数器的三可靠性43§5.三4三计数器三的设计计数器三的设计三方法很三多，大三抵可分三为两类三：一是三根据要三求用触三发器(Flop三-Flip三)构成三，再就三是利用三具有特三定功能三的中规三模集成三组件适三当连接三而成。例三用四位三二进制三计数器三构成十三六位二三进制计三数器OCQAQBQCQDCPTPⅠⅡⅢⅣOCQAQBQCQDCPTPOCQAQBQCQDCPTPOCQAQBQCQDCPTP1Q1Q2Q3Q0Q5Q6Q7Q4Q9Q10Q11Q8Q13Q14Q15Q12计数脉三冲44利用集三成功能三组件设三计计数三电路一、中三规模计三数器组三件介绍三及其应三用1.三二-三五三-十三进制计三数器三74L三S9074L三S90三内部三含有两三个独立三的计三数电路三：一个是三模2三计数三器(C三PA为其时三钟，QA为其输三出端)三，另一三个是模三5三计数器三(CPB为其时三钟，QDQCQB为其输三出端)三。外部时三钟CP三是先送三到CPA还是三先送到三CPB，在QDQCQBQA这四个三输出端三会形成三不同的三码制。(1)三7三4LS三90的三结构和三工作原三理简介45QCQAJKQBJKJKQDQDJKCPACPBR0(1)R0(2)R9(2)R9(1)QAQBQCQD74LS90原理电路图46CPACPBR0(1)R0(2)R9(2)R9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR9(2)R9(1)R0(2)R0(1)CPBCPA74LS9074LS90管脚分布图47CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90R0(1)R0(2)R9(1)R9(2)QDQCQBQAXX111001110X000011X000000X0X0XX0X00XX0X0计数状态74LS90功能表归纳：1.三74三LS三90在三“计数三状态”三或“清三零状态三”时，三均要求三R9(1三)和R9(2三)中至少三有一个三必须为三“0”三。2.三只有三在R0三(1)三和R0三(2)同时为“1”时，三它才进三入“清三零状态三”；否三则它三必定处三于“计三数状态三”。48情况一三：计数时三钟先进三入CPA时的计三数编码三。CPACPCPBQBQDQCQA25QDQCQB

000001010011100QDQCQBCPBQA

00000001001000110100010101100111100010010000结论：上述连三接方式三形成842三1码。QDQCQBCPBQA

0000000011001020011301004010150110601117100081001900000十进制数49情况三二：计数时三钟先进三入CPB时的计三数编码三。CPACPQA2CPBQBQDQC5QDQCQB

000001010011100结论：上述连三接方式三形成542三1码。0000QAQDQCQBCPA

000100100011010010001001101010111100

0

0

00

00000QAQDQCQBCPA

000110010200113010041000510016101071011811009

00

000

十进制数50例1：构成B三CD码六进三制计数三器。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90方法：三令R0(1三)=QB，R0(2三)=QCCP(2)三7三4LS三90的三应用QDQCQBQA000000001100102001130100401015011三0000三051例2：用两片三74L三S9三0构成36进制842三1码计数器三。QDQCQBQA

000000001100102001130100401015011060111710008

10019

00000

十进制数问题分三析：从右面三的状态三转换表三中可三以看到三：个位三片的三QD可以给三十位片三提供计三数脉冲三信号。1.三如何解三决片间进位问三题？2.三如何满三足“三36三进制三”的要三求？当出现三(0三011三01三10—三36)三状态时三，个位三十位同三时清零三。52CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(十位)CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(个位)&&CP用两片74LS90构成36进制8421码计数器53例3：用74三LS三90构三成542三1码的六进制计三数器。00000QAQDQCQB

00011001020011301004

1000510016101071011811009

00

000

十进制数至此结三束在此状三态下清三零异步清三零，此三状态出三现时间三极短，三不能计三入计数三循环。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲54842三1码制三下：在QDQCQBQA＝0三110三时三清零同为六三进制计三数器，三两种码三制不同三接法的比较：542三1码制三下：在QAQDQCQB＝1三001三时三清零CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲552.三四位二三进制同三步计数三器7三4LS三163前面所三讲述的三74L三S9三0其清三零方式三通常称三为“三异步清三零”三，即只三要Q0(1三)=Q0(2三)=1三，不管三有无时三钟信号三，输出三端立即三为0三；而且三它的计三数方式三是异步三的，即三CP不三是同时三送到三每个触三发器。下面将三要讲述三的74三LS1三63，三不但三计数方三式是同三步的，三而且它三的清零三方式三也是同三步的：三即使控三制端C三LR＝三0，清三零目的三真正实三现还需三等待下三一个时三钟脉冲三的上升三沿到来三以后才三能够变三