软件设计师-计算机系统组成与体系结构真题-无答案

软件设计师-计算机系统组成与体系构造(三)分钟)Cache与主存间承受全相连地址映像方式，高速缓存的容量为4MB4块，1MB256MB30ns3ns，平3.27ns，则该高速缓存的命中率为(63)%1-6所示，1-6地址变换表8888888H时，高速缓存地址为(64)H。1.A．90 B．95 C．97 D．992.A．488888B．388888C．288888D．188888设f表示某个二元规律运算符，PfQ的真值表如表1-10所示，则PfQ等价于 。表1-10 真值表 P Q FfQ0 0 00 1 11 0 01 1 0某指令流水线由5段组成，各段所需要的时间如图1-5所示。连续输入10条指令时的吞吐率为 。A．10/70△t B．10/49△t C．10/35△t D．10/30△t直接存储器访问(DMA)是一种快速传递大量数据常用的技术。工作过程大致如下。向CPU申请DMA传送。获CPU允许后，DMA掌握器接收(22) 的掌握权。在DMA掌握器的掌握下在存储器和(23) 之间直接进展数据传送在传送过程中不需要(24) 的参与。开头时需供给要传送的数据的(25) 和(26) 。传送完毕后，向CPU返回DMA操作完成信号。A．系统掌握台B．系统总线C．I/O掌握器D．中心处理器A．外部设备B．运算器 C．缓存D．中心处理器A．外部设备B．系统时钟C．系统总线D．中心处理器A．完毕地址B．起始地址C．设备类型D．数据速率A．完毕地址B．设备类型C．数据长度D．数据速率两个公司期望通过Internet是(109)，使用的会话密钥算法应当是(110)。A．链路加密B．节点加密C．端-端加密D．混合加密A．RSA B．RC-5 C．MD5 D．ECC消息摘要算法MD5(MessageDigest)是一种常用的Hash函数。MD5算法以一个任意长数据块作为输入，其输出为一个 bit的消息摘要。A．128 B．160 C．256 D．512数据存储在磁盘上的排列方式会影响I/O10个物理块，1个规律记录。规律记录R1，R2，…，R10存放在同一个磁道上，记录的安排挨次1-7所示。表1-7记录挨次 物理块 1 23 4 5 6 7 8 9 10规律记录 R1 R2 R3 R4 R5 R6 R7 R8R9 R10假定磁盘的旋转速度为20ms/周磁头当前处在R1的开头处假设系统挨次处理这些记录，使用单缓冲区，每个记录处理时间为4ms，则处理这10个记录的最长时间为(66) ；假设对信息存储进展优化分布后，处理10个记录的最少时间为(67) 。13.A．180ms B．200ms C．204ms D．220ms14.A．40ms B．60ms C．100ms D．160ms下面函数中渐进时间最小的是 。A．T1(n)=n+nlogn B．T2(n)=2n+nlogn C．T3(n)=n2-lognD．T3(n)=n+100logn虚存页面调度算法有多种， 调度算法不是页面调度算法。A．后进先出 B．先进先出 C．最近最少使用 D．随机选择用作存储器的芯片有不同的类型。可随机读写，且只要不断电则其中存储的信息就可始终保存的，称为(91) 。可随机读写，但即使在不断电的状况下其存储的信息也要定时刷才不致丧失的，称为 (92) 。所存信息由生产厂家用掩膜技术写好后就无法再转变的，称为(93) 。通过紫外线照耀后可擦除全部信息，然后重写入的信息并可屡次进展的，称为(94) 。通过电信号可在数秒钟内快速删除全部信息，但不能进展字节级别删除操作的，称为 (95) 。A．RAM B．VRAM C．DRAM D．SRAMA．RAM B．VRAM C．DRAM D．SRAMA．EPROM B．PROM C．ROM D．CDROMA．EPROM B．PROM C．ROM D．CDROMA．E2PROM B．FlashMemory C．EPROM D．VirtualMemory操作数所处的位置，可以打算指令的寻址方式。操作数包含在指令中，寻址方式为(37) ；操作数在存放器中，寻址方式为(38) ；操作数的地址在存放器中，寻址方式为(39) 。22.A．马上寻址B．直接寻址C．存放器寻址D．存放器间接寻址23.A．马上寻址B．相对寻址C．存放器寻址D．存放器间接寻址24.A．相对寻址B．直接寻址C．存放器寻址D．存放器间接寻址7项任务，分别标识为a，b，c，d，c，fg，需要假设干台机器以并行工作方式来完成，它们执行的开头时间和完成时间如下表所示。abc1-5d任务时间ef时间g任务开头时间0349716完毕时间277111058在最优安排方案中完成这些任务需要(47) 台机器。A．2 B．3 C．4 D．5OSI(OpenSystemInterconnection)安全体系方案X.800将安全性攻击分为两类即被动攻击和主动攻击主动攻击包括篡改数据流或伪造数据流这种攻击试图转变系统资源或影响系统运行。以下攻击方式中不属于主动攻击的为 。A．伪装B．消息泄露C．重放D．拒绝效劳“冗余校验”中，假设要求能检测出全部的双位错，并能校正单位错，则合法码字集中的码距至少为(127) 。假设原始数据的字长为5位，则承受海明码时其校验位至少为(128) 位。1-22的图(a)123，全部正常工作时，系统才能正常工作。图中数字为各部件的牢靠性，整个系统的牢靠性近似为(129)。假设将部件23改成由两个器件构成，如图(b)ab2c和d32的牢靠性是(130)，整个系统的牢靠性近似为(131)。27.A．1B．2 C．3 D．428.A．1B．2 C．3 D．429.A．0.68B．0.72 C．0.80D．0.9230.A．0.64B．0.88 C．0.96D．0.9931.A．0.82B．0.90 C．0.94D．0.96计算机中常用的一种检错码是CRC，即(27)(28)运算。假设使用的生成多项式是G(13=X4/X3/X+1，原始报文为XX，则编码后的报文为(29)。CRC码(30)的说法是正确的。7373个“1”。这种码的编码效率为(31)。A．水平垂直奇偶校验 B．循环求和C．循环冗余 D．正比率A2除法B．定点二进制数除法C．二一十进制数除法D．循环移位法34.A．XX11 B．XX0011C．XX1100 D．XX010135.A．可订正一位过失 B．可检测全部偶数位错C．可检测全部小于校验位长度的突发错D．可检测全部小于、等于校验位长度的突发错36.A．3/7 B．4/7 C．log23/log27 D．(log235)/7承受 不能将多个处理机互连构成多处理机系统。A．STD总线 B．穿插开关 C．PCI总线 D．Centronic总线两个同符号的数相加或异符号的数相减，所得结果的符号位SF和进位标识CP进展 运算为1时，表示运算的结果产生溢出。A．与 B．或 C．与非 D．异或阵列处理机属于 计算机。A．SISD B．SIMD C．MISD D．MIMD相连存储器的访问方式是 。A．先进先出访问 B．按地址访问 C．按内容访问 D．先进后出访问现有四级指令流水线，分别完成取指、取数、运算和传送结果四步操作。假设完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为 。A．6 B．8C．9 D．10单指令流多数据流计算机由 。A．单一掌握器、单一运算器和单一存储器组成B．单一掌握器、多个执行部件和多个存储器模块组成C．多个掌握部件同时执行不同的指令，对同一数据进展处理D．多个掌握部件、多个执行部件和多个存储器模块组成141-4所示。这14条指令的指令操作码用等长码方式编码，其编码的码长至少为(11) 位。假设只用两种码长的扩展操作码编码，其平均码长至少为(12) 位。43.A．3 B．4 C．5 D．644.A．2.8 B．3.4 C．3.8 D．4.2假设浮