计算机系统结构实验单周期

计算机系统结构实验单周期第一页，共三十七页，编辑于2023年，星期二使用XilinxISEDesignSuite创建工程示例第二页，共三十七页，编辑于2023年，星期二1.打开ISEDesignSuite，单击界面左上部分的NewProject按钮。第三页，共三十七页，编辑于2023年，星期二2.在打开的窗口中输入项目名称和路径，点next。第四页，共三十七页，编辑于2023年，星期二3.根据提示选择你所用的开发板的型号、综合工具（XST）、仿真工具（ISim）和你所使用的语言（Verilog），点下一步第五页，共三十七页，编辑于2023年，星期二4.核对一下信息，点finish第六页，共三十七页，编辑于2023年，星期二5.在左上角工程管理区如图处点右键，选择“NewSource”第七页，共三十七页，编辑于2023年，星期二6.选择如图的文件类型，输入文件名称和路径，点next。第八页，共三十七页，编辑于2023年，星期二7.可以在此设置输入输出接口，然后点next。第九页，共三十七页，编辑于2023年，星期二8.添加文件后的工程。第十页，共三十七页，编辑于2023年，星期二9.在代码编辑区域输入代码并保存（图中代码只是示意用），图中的代码调用了一个cu模块，文件名为sccu。第十一页，共三十七页，编辑于2023年，星期二10.添加sccu文件，选择如图的文件类型，输入文件名称，点next第十二页，共三十七页，编辑于2023年，星期二11.添加sccu文件后的工程，sccu成为sccpu调用的一个模块。第十三页，共三十七页，编辑于2023年，星期二使用Isim进行仿真第十四页，共三十七页，编辑于2023年，星期二1.如图为一个32位加法器代码，以下将对其进行仿真。第十五页，共三十七页，编辑于2023年，星期二2.在工程管理区点击鼠标右键，弹出菜单选择Newsource，弹出界面，输入文件名，选择VerilogTestFixture，打钩addtoproject，单击NEXT第十六页，共三十七页，编辑于2023年，星期二3.选择要仿真的文件，点击NEXT。第十七页，共三十七页，编辑于2023年，星期二4.点击“FINISH”，就生成一个如下图所示的Verilog测试模块。第十八页，共三十七页，编辑于2023年，星期二5.ISE能自动生成测试平台的完整构架，包括所需信号、端口声明以及模块调用的实现。所需要完成的工作就是initial….end模块中的“//Addstimulushere”后面添加测试向量生成代码。。第十九页，共三十七页，编辑于2023年，星期二6.这里给出示例代码及注释，代码填写完成后点击保存。第二十页，共三十七页，编辑于2023年，星期二7.在工程管理区上部点击“Simulation”；选择要仿真的文件名，过程管理区就会显示“Isimsimlator”；。第二十一页，共三十七页，编辑于2023年，星期二8.下拉“Isimsimlator”，选择“SimulateBehavioralModel”，单击鼠标右键，选择“ProcessProperties”可修改仿真运行时间等。第二十二页，共三十七页，编辑于2023年，星期二9.修改后，直接双击“Isimsimlator”中的“SimulateBehavioralModel”进行仿真。可点击工具栏中的“+”及“—”符号调整时间尺度以显示易于观察的波形。可右键单击波形，按图中所示方法以调整数据显示的进制。第二十三页，共三十七页，编辑于2023年，星期二10.调整好后的波形图，根据填写的仿真文件代码可知，仿真结果正确。第二十四页，共三十七页，编辑于2023年，星期二CPU的指令集、指令译码示例和控制信号产生示例第二十五页，共三十七页，编辑于2023年，星期二1.CPU的指令集。第二十六页，共三十七页，编辑于2023年，星期二2.需要符号扩展/零扩展的指令意义及说明（全部指令的说明参见文档）对于addi/subird,rs1,imme指令//rdrs1+imme(符号拓展)rd是目的寄存器号，立即数要做符号拓展到32位。符号扩展：取imme的最高位的值，用其填充imme的左边所有位至imme成为32位二进制数为止（imme为16位，所以需填充16位）。对于andi/orird,rs1,imme指令//rdrs1opimme(零拓展)因为是逻辑指令，所以是零拓展。零拓展：用0填充imme的左边所有位至imme成为32位二进制数为止（imme为16位，所以需填充16位）。第二十七页，共三十七页，编辑于2023年，星期二3.单周期CPU控制信号生成及指令译码示例第二十八页，共三十七页，编辑于2023年，星期二CPU的基本电路图框架和文件的组织结构第二十九页，共三十七页，编辑于2023年，星期二CPU的基本电路图框架(需要补全控制信号和一些线路)第三十页，共三十七页，编辑于2023年，星期二CPU的文件组织结构第三十一页，共三十七页，编辑于2023年，星期二实验中使用的底层模块的实现第三十二页，共三十七页，编辑于2023年，星期二1.寄存器堆的电路符号及各信号的意义。第三十三页，共三十七页，编辑于2023年，星期二2.寄存器堆的代码实现。第三十四页，共三十七页，编辑于2023年，星期二3.带有异步清