西北工业大学数字集成电路实验五、时序逻辑

数字集成电路 实验报告西北工业大学2014年5月27日星期二实验五、时序逻辑下图是一种用于AMD-K6处理器的脉冲寄存器。VDD=2.5V，反相器的延迟TPinv=40Ps，回答下面的问题：画出节点CLK，CLKd，X和Q两个时钟周期内的波形，其中输入D在一个周期中为0，在另一个周期中为1。答：波形如下：考察这个寄存器的建立时间和保持时间。答：这个寄存器对数据建立时间没有要求,可以达到0,而保持时间为。附录.TITLEEXPERIMENT5*---------------------------------------------------*SIMOPTIONS*---------------------------------------------------.optionspostacctprobe.optionstnom=25.optionsITL5=0.OPTIONSingold=2limpts=30000method=gear.OPTIONSlvltim=2imax=20gmindc=1.0e-12*---------------------------------------------------.protect.lib'C:\Eric\DigitalIntegratedCircuit\experiment5\cmos25_level49.lib'TT.unprotect*-------------------------------------------------*netlist.globalvdd.SUBCKTINV1INOUTWn=0.25uWp=0.5uMnoutin00NMOSW=WnL=0.5UMpoutinvddvddPMOSW=WpL=0.5U.ENDSINV1.SUBCKTINV2INOUTWn=0.25uWp=0.5uMnoutin00NMOSW=WnL=0.25UMpoutinvddvddPMOSW=WpL=0.25U.ENDSINV2*----------------------------------------------------M1XCLKVDDVDDPMOSW=0.5uL=0.25uM2XDVDDVDDPMOSW=0.5uL=0.25uM3XCLKDVDDVDDPMOSW=0.5uL=0.25uM4Q1XVDDVDDPMOSW=1uL=0.25uM5XCLK1GNDNMOSW=0.25uL=0.25uM61D2GNDNMOSW=0.25uL=0.25uM72CLKDGNDGNDNMOSW=0.25uL=0.25uM8Q1CLK3GNDNMOSW=0.5uL=0.25uM93X4GNDNMOSW=0.5uL=0.25uM104CLKDGNDGNDNMOSW=0.5uL=0.25u*-------------------------------------------XINV1CLK5INV1WN=0.25uWP=0.5uXINV256INV1WN=0.25uWP=0.5uXINV36CLKDINV1WN=0.25uWP=0.5uXINV4Q1Q0INV2WN=0.25uWP=0.5uXINV5Q0Q1INV2WN=0.25uWP=0.5u*-------------------------------------------------*Powersupply.icV(Q1)=0V(X)=2.5V(CLKD)=0VDDVDD02.5VGNDGND00*-------------------------------------------------*INPUTVclkCLK0pwl(000.6n00.61n2.51.2n2.51.21n0R)V