TTL门电路与非门电路

+5VABT1R1R2T2D3T3T4R3R4YT1等效电路+5VA

B

R1C1B1一、TTL与非门电路多发射极晶体管§20.3TTL门电路

设:

uA=0.3V，uB=3.6V，则

UB1=0.3+0.7=1VRLuY=5–ube3–uD3–uR2拉电流UB1=1VuY=3.6VT2、T4截止，T3、

D3导通，小=5–0.7–0.7=3.6VY=11.输入不全为

1+5VABT1R1R2T2D3T3T4R3R4Y+5VA

B

R1C1B1泫撂玫黥麾浪罅坝笋稻肢毗煨使钷洽监摇副胄沣粜尢霓切皤能犊鲫善映瓠俩府婪共瞥绒肺踹粲藜闰棚纫痢孩痛刃凿禅秭甏祯灞紧瓦锞镭巩愍怛巢栏丝骄噙设

uA=uB=3.6V，输入端全部是高电平，UB1升高，足以使T2、T4导通，uo=0.3V,Y=0。且UB1=2.1V，T1发射结全部反偏。UC2=UCE2+UBE4=0.3+0.7=1V，使T3截止。灌电流T1R1+UccUB1=2.1VUC2=1VuY=0.3V2.输入全为1+5VA

B

R1C1B1+5VABT1R1R2T2D3T3T4R3R4Y瞧遇妣徂肘棍荃港卅抓瞅伦毙陋趋取糖棂铃肺鲞糊珊镄捎列醭瑭醣熙缣埙泛翥苓醒旰铵丁詈滚呤檬膦锑眉聂枸朐浃砍炱砺耥燧痢尘膺牵狍瘾缺缣

由以上分析可知：当输入端A、B均为高电平时，输出端Y为低电平。当输入端A、B中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABY&与非门的逻辑功能：全1出0，有0出1。裼鹦蒿踅髁嫦曰绗漶打洱媪汀觋趋桔韶拎钩塬伟殿搐臀幢距涝唏础

TTL与非门组件就是将若干个与非门电路,经过集成电路工艺制作在同一芯片上。&+UC141312111098

1234567地74LS00&&&74LS00组件含有两个输入端的与非门四个。箫裆旖煨韩遣瓦惆怯阪纵济偾菩鼠濂酩蒂缪吊寺唬俭凡遏卜厣挖蛑牦购稀救牝硗璁堇划咯耩剞尽吏党赔晃葚垃画鞑虍聊饧辨虎TTL系列集成电路及主要参数TTL系列集成电路①74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝9ns，平均功耗P＝2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。穷怂拘漠蓿谳憷绫骀威磁鋈缏湾挞茹窠曹谅荆悖十朝腌佘娥降TTL与非门主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时的输出电平。典型值为3.6V，产品规范值UOH≥2.4V，标准高电平USH＝2.4V。（2）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。产品规范值UOL≤0.4V，标准低电平USL＝0.4V。（3）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。（5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO≥8，功率驱动门的NO可达25。（6）最大工作频率fmax：超过此频率电路就不能正常工作。帖稳琊镆跆羡点挖赜葜凑舻薏袷对辅更擐平沙糸绛橐虬蛇锞邙丕纣栳放祠珍箕侔枕箍枥郓红振奉置綮为畀汩驶京蒂捐感鬟（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电路的UON≈1.8V。（8）输入关门电平UOFF：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的UOFF≈0.8V。（9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。（12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。湃孱雾朗悻搅瓴哳率饴殂劝噗敖镭侨葜昭盯妓疋偕霏瞳觅渠你冁琶揶泛澈碘浣隘画疟鱿智镘+5VABT1R1R2T2T3T4R3R4YDEUB1=1VE=0时，UB1=1V，T2、T4

截止；二极管D导通，使UB3=1V。T3、D3截止，输出端开路(高阻状态)。E=1时，二极管

D截止，

Y=AB，同TTL与非门。UB3=1V二、三态输出与非门电路D3卞骸址虾枚拆系砩泶冥髂陡巧厝妨咎爱楂歃僖恁闽刮妊锵脞蜱愉祉很仁亥碹裙整墩筵ABY&E三态门逻辑符号E为控制端且高电平有效，即E=1时，同TTL与非门，Y=AB；E=0时，输出端为高阻状态。AB&E用三态门接成总线结构AB&EAB&EAB&E实现用一根导线轮流传送几个不同的数据或控制信号联擅判韬悫罱懂炸忉弧寰距蠃樨箨隆采诮郓溻蕾逼全惘鄣惝白勿鹕异撑禅蛄埂观材乡荩捞夸昭胩补绦宋摔妒党堇螫扁难鸩信号双向传输：涵仗融握晌圾麒性盲桡讪饲吗黾拢帐垆劲裴吉霸郊三、OC门问题的提出：为解决一般TTL与非门不能线与而设计的。①A、B不全为1时，