数字电子技术6 9第9章

第九章半导体存储器和可编程逻辑器件半导体存储器可编程逻辑器件PLD

9.1

半导体存储器9.1.1

只读存储器ROM图

9

—1

N字M位ROM结构图

9

–

2

二极管ROM结构图表

9

–

1

图

9

-

2

ROM的数据表9.1.2 ROM在组合逻辑设计中的应用例如，在表9-1

中，将输入地址A1A0视为输入变量，

而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数。D3

=

A1

A0

+

A1

A0

+

A1

A1

+

A1

A0

=

m0

+

m1

+

m2

+

m3D2

=

A1

A0

+

A1

A0

=

m0

+

m3D1

=

A1

A0

=

m2D0

=

A1

A0

+

A1

A0

=

m1

+

m3图

9

-3

ROM的与或阵列图(a)框图；(b)符号矩阵用ROM实现逻辑函数一般按以下步骤进行：根据逻辑函数的输入、输出变量数，确定ROM容量，选择合适的ROM。写出逻辑函数的最小项表达式，画出ROM阵列图。根据阵列图对ROM进行编程。例

1

用ROM实现四位二进制码到格雷码的转换。解

(1)

输入是四位二进制码B3~B0，输出是四位格雷码，故选用容量为24×4的ROM。(2)

列出四位二进制码转换为格雷码的真值表，如表9-2

所示。由表可写出下列最小项表达式：G3

=

(8,9,10,11,12,13,14,15)G2

=

(4,5,6,7,8,9,10,11)G1

=

(2,3,4,5,10,11,12,13)G0

=

(1,2,5,6,9,10,13,14)表

9

–

2

四位二进制码转换为格雷码的真值表图

9

–

4

四位二进制码转换为四位格雷码阵列图9.1.3 ROM的编程及分类1.

掩膜ROM掩膜ROM中存放的信息是由生产厂家采用掩膜工艺专门为用户制作的，这种ROM出厂时其内部存储的信息就已经“固化”在里边了，所以也称固定

ROM。它在使用时只能读出，不能写入，因此通常只用来存放固定数据、固定程序和函数表等。2.

可编程ROM(PROM)图

9

–

5

熔丝型PROM的存储单元图

9

–

6 PN结击穿法PROM的存储单元3.

可擦除的可编程ROM(EPROM)(1)EPROM的存储单元采用浮栅雪崩注入MOS管Oxide

Semiconductor,

简称FAMOS管)或叠栅注

入MOS管(Stacked

gate

Injuction

Metal

Oxide

Semiconductor,

简称SIMOS管)。

图

9-7

是SIMOS管的

结构示意图和符号，

它是一个N沟道增强型的MOS管，有Gf和Gc两个栅极。

Gf栅没有引出线，

而是被包围

在二氧化硅(SiO2)中，

称之为浮栅，

Gc为控制栅，

它有引出线。

若在漏极D端加上约几十伏的脉冲电压，

使得沟道中的电场足够强，

则会造成雪崩，

产生很多高能量的电子。此时若在Gc上加高压正脉冲，形成方向与沟道垂直的电场，便可以使沟道中的电子穿过氧化层面注入到Gf，

于是Gf栅上积累了负电荷。由于Gf栅周围都是绝缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮栅之后，就能保存相当长的时间(通常浮栅上的电荷10年才损失30%)。图

9

–

7

SIMOS管的结构和符号(2)

E2PROM的存储单元图9–8E2PROM的存储单元图

9

–

9

Flotox管的结构和符号(3)

快闪存储器(Flash

Memory)图

9

–

10

快闪存储器(a)叠栅MOS管；(b)存储单元9.1.4

随机存取存储器(RAM)1.

静态随机存储器(SRAM)(1)

基本结构。SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成，其框图如图

9

-11所示。图

9

–

11

SRAM的基本结构(2)

SRAM的静态存储单元。图

9

-

12

SRAM存储单元(a)六管NMOS存储单元；(b)六管CMOS存储单元2.

动态随机存储器(DRAM)图

9

–

13

动态MOS存储单元(a)四管动态MOS存储单元；(b)单管动态MOS存储单元9.1.5

存储器容量的扩展1.位数的扩展图

9

–

14

RAM的位扩展连接法2.字数的扩展图

9

–

15

RAM的字扩展9.2

可编程逻辑器件PLDPLD器件的发展概况可编程逻辑器件的特点减少系统的硬件规模。增强逻辑设计的灵活性。缩短系统设计周期。简化系统设计，提高系统速度。降低系统成本。9.2.1 PLD的电路简介1.

基本门电路的PLD表示法图9－16表示PLD的典型输入缓冲器。如用真值表表示，它的两个输出是其输入的原码和反码。图

9

–

16

PLD输入缓冲器图

9

–

17

与门表示法图

9

–

18

PLD连接法图

9

–

19

与门的省缺情况2.PROM电路的PLD表示法图9–20PROM电路的PLD表示法3.FPLA电路的PLD表示图

9

–

21

FPLA电路的PLD表示法例2

试用FPLA实现例1要求的四位二进制码转换为格雷码的转换电路。解用卡诺图对表9-2

进行化简，如图9-22

所示，则得G3

=

B3G2

=

B3

B2

+

B3

B2

G1

=

B2

B1

+

B2

B1G0

=

B1

B0

+

B1

B0式中共有7个乘积项，它们是P2

=

B3

B2P0

=

B3

P1

=

B3B2P3

=

B2

B1

P4

=

B2

B1P5

=

B1B0

P6

=

B1B0用这些乘积项表示式，可得G3

=

P0G2

=

P1

+

P2

G1

=

P3

+

P4

G0

=

P5

+

P6图

9

–

22

例2化简的卡诺图图

9

–

23

例2的FPLA的阵列图4.

PAL电路图

9

–

24

PAL的基本结构图

9

–

25

PAL的四种输出结构(a)专用输出结构；(b)可编程I/O结构；(c)寄存器输出结构；(d)异或型输出结构5.GAL电路(1)GAL的基本结构。①8个输入缓冲器和8个输出反馈/输入缓冲器。②8个输出逻辑宏单元OLMC和8个三态缓冲器，每个OLMC对应1个I/O引脚。③由8×8个与门构成的与阵列，共形成64个乘积项，每个与门有32个输入项，由8个输入的原变量、反变量(16)和8个反馈信号的原变量、反变量(16)组成，故可编程与阵列共有32×8×8=2048个可编程单元。④系统时钟CK和三态输出选通信号OE的输入缓冲器。图9

–26

GAL16V8逻辑图(a)逻辑图；(b)引脚图图9–27

OLMC的内部结构(2)结构控制字。图

9

–

28

GAL的结构控制字表

9

–

3

OLMC工作模式的配置选择图

9

–

29 OLMC

5种工作模式的等效电路(a)

专用输入模式；图

9

–

29 OLMC

5种工作模式的等效电路(b)

专用输出模式；图

9

–

29 OLMC

5种工作模式的等效电路(c)

反馈给输出模式；图

9

–

29 OLMC

5种工作模式的等效电路(d)时序电路中的组合模式；图

9

–

29 OLMC

5种工作模式的等效电路(e)

寄存器输出模式(3)行地址映射。图

9

–

30

GAL16V8地址映射图6.

高密度可编程逻辑器件通常将集成密度大于1000个等效门/片的PLD称为高密度可编程逻辑器件(HDPLD),它包括可擦除可编程逻辑器件EPLD、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA三种类型。9.2.2 PLD的开发