组合逻辑电路分析与设计

第十二章组合逻辑电路分析与设计

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出1组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能逻辑电路确定逻辑功能分析步骤：例1：分析以下图的逻辑功能(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..(1)写出逻辑式例2：分析以下图的逻辑功能.A

B.Y=ABAB

.A•B化简&&11.BAY&A

B

=AB+AB(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能输入相同输出为“1〞,输入相异输出为“0〞,称为“判一致电路〞(“同或门〞),可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY001100100111例3：分析以下图的逻辑功能Y&&1.BA&C101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁翻开选通A信号BY&&1.BA&C001设：C=0封锁选通B信号翻开例3：分析以下图的逻辑功能B写出逻辑式：=AC+BCY=AC•BC练习：分析该电路的逻辑功能练习：分析该电路的逻辑功能解：第一步：由逻辑图逐级写出表达式第二步：化简与变换第三步：由表达式列出真值表第四步：分析逻辑功能当A、B、C三个变量不一致时，输出为“1〞，所以这个电路称为“不一致电路〞。000001010011100101110111ABC01111110L

真值表2

加法器十进制：0~9十个数码，“逢十进一〞。

在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。在数字电路中，为了把电路的两个状态(“1〞态和“0〞态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一〞。加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位半加器：半加器逻辑状态表A

B

S

C0000011010101101逻辑表达式逻辑图&=1..ABSC逻辑符号：COABSC全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111逻辑图&=1>1AiCiSiCi-1Bi&&如何利用半加器构成全加器？半加器构成的全加器>1BiAiCi-1SiCiCOCOCI∑COB3A3C3C4S3CI∑COB2A2C2C3S2CI∑COB1A1C1C2S1CI∑COB0A0C0=0C1S0串行进位并行加法器例：用4个全加器实现两个4位二进制加法器优点是电路简单、连接方便；缺点是运算速度不高。最高位的运算，必须等到所有低位运算依次结束，送来进位信号之后才能进行。3编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。

要表示N个信息所需的二进制代码应满足

2nN(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2

Y1

Y0(3)写出逻辑式并转换成“与非〞式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。

即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。优先编码器Y2

Y1

Y0

YS

YEXI0

I1

I2

I3

I4

I5

I6

I7S11111111010001000110010100111010010101101101011110xxxxxxxx11111111xxxxxxx

0xxxxxx01xxxxx0

11xxxx

0

111xxx01111xx0

11111x0

111111011111111000000000输出输入74LS148功能表反码输出

Ys

YEX

Y0

Y1

Y2G2

G3

G1I0

I1

I2

I3

I4

I5

I6

I7

S&&≥1&≥1&≥1&1111111111111615141312111091234567874LS14874LS148管脚图4

译码器和数字显示

译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。8个3位译码器二进制代码高低电平信号例如，计算机中访问某个地址或者访问某个外设，首先是经过译码，找到被访问的设备和地址，然后再根据具体要求完成相应操作。两个输入量二进制译码电路SSBm0

B

m0A

A

m1

m1

m2

m2

m3

m3&&&&11&&&&111状态表

例：三位二进制译码器〔输出高电平有效〕输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC标准译码器74LS138电路分析。74LS138是3--8译码器，电路如下图。

G0

Y0

G1

Y1S1

G2S2

Y2S3

GS

G3

Y3

G4

Y4

G5

A0

Y5

G6

A1

Y6

G7

A2

Y7&&&&&&&1111&11&111111111111111110111111110111111110111111110111111110111111110111111110111111110xxxxxx000001010011100101110111x1000000000x11111111Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7A2

A1

A0S2+S3S1输出输入3--8译码器功能表例：利用译码器分时将采样数据送入计算机总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作补充：三态输出“与非〞门1.电路+Ucc(5V)

R2

R5

R1

UC2

T3

T4

F

A

T2

B

T1E

T5

D

R3

R4&YEBA逻辑符号0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意态三态输出“与非”状态表ABEY输出高阻功能表三态门应用：可构成多路开关，数据双向传递，多路数据分时传送等。总线&A0&&A1A2顺序脉冲发生器Y0Y1Y7D0D1D7总线译码器工作工作原理：(以A0A1=00为例)000总线2-4线译码器ABCD三态门三态门三态门三态门脱离总线数据全为“1〞二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器gfedcba

（1）半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg〔2〕七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117个4位七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码BS204A0A1A2A3CT74LS247+5V来自计数器七段译码器和数码管的连接图510Ω×7abcdefgRBIBILTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT74LS247CT74LS247型译码器的外引线排列图abcdefg5组合逻辑电路的综合根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：例:试用与非门设计一个三变量表决器。A、B、C三者中多数同意，提案通过，否那么提案不被通过。解：方案一：同意用1表示，不同意用0表示；通过用1表示，不通过用0表示。ABCF00000101001110010111011100010111ABBCCAF&&&&方案二：同意用0表示，不同意用1表示；通过用1表示，不通过用0表示。练习：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，说明成功的灯才亮。解：第一步：分析要求

设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。第二步：列真值表

第三步：写出逻辑表达式并化简。第四步：画逻辑图000001010011100101110111ABC00000111L

真值表注将化简后的与或逻辑表达式转换为与非形式

应用